{"id":291056,"date":"2018-10-19T16:35:02","date_gmt":"2018-10-19T12:35:02","guid":{"rendered":"http:\/\/savepearlharbor.com\/?p=291056"},"modified":"-0001-11-30T00:00:00","modified_gmt":"2018-10-19T12:35:02","slug":"","status":"publish","type":"post","link":"https:\/\/savepearlharbor.com\/?p=291056","title":{"rendered":"\u041c\u043e\u0439 \u00abHello World!\u00bb \u043d\u0430 FPGA \u0438\u043b\u0438 \u043e\u0447\u0435\u0440\u0435\u0434\u043d\u0430\u044f \u0432\u0435\u0440\u0441\u0438\u044f UART"},"content":{"rendered":"\n<div class=\"post__text post__text-html js-mediator-article\"><img decoding=\"async\" src=\"https:\/\/habrastorage.org\/webt\/vd\/rt\/t0\/vdrtt025hvmkjqjf05vhm3xpnne.png\" alt=\"\u041c\u043e\u0439 Hello World! \u043d\u0430 FPGA \u0438\u043b\u0438 \u043e\u0447\u0435\u0440\u0435\u0434\u043d\u0430\u044f \u0432\u0435\u0440\u0441\u0438\u044f UART\"><br \/>  \u041d\u0430\u043a\u043e\u043d\u0435\u0446-\u0442\u043e \u0443 \u043c\u0435\u043d\u044f \u0434\u043e\u0448\u043b\u0438 \u0440\u0443\u043a\u0438 \u0434\u043e \u0438\u0437\u0443\u0447\u0435\u043d\u0438\u044f \u041f\u041b\u0418\u0421. \u0410 \u0442\u043e \u043a\u0430\u043a-\u0442\u043e \u043d\u0435\u043f\u0440\u0430\u0432\u0438\u043b\u044c\u043d\u043e \u043f\u043e\u043b\u0443\u0447\u0430\u0435\u0442\u0441\u044f: \u0434\u0440\u0430\u0439\u0432\u0435\u0440\u0430 \u043d\u0430 \u0436\u0435\u043b\u0435\u0437\u043e \u043f\u043e\u0434 Linux \u043f\u0438\u0448\u0443, \u043c\u0438\u043a\u0440\u043e\u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440\u044b \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u0443\u044e, \u0441\u0445\u0435\u043c\u044b \u0447\u0438\u0442\u0430\u044e (\u0438 \u043d\u0435\u043c\u043d\u043e\u0433\u043e \u043f\u0440\u043e\u0435\u043a\u0442\u0438\u0440\u0443\u044e), \u043d\u0430\u0434\u043e \u0440\u0430\u0441\u0442\u0438 \u0434\u0430\u043b\u044c\u0448\u0435.<br \/>  \u0422\u0430\u043a \u043a\u0430\u043a \u043c\u0438\u0433\u0430\u0442\u044c \u0441\u0432\u0435\u0442\u043e\u0434\u0438\u043e\u0434\u0430\u043c\u0438 \u043c\u043d\u0435 \u043f\u043e\u043a\u0430\u0437\u0430\u043b\u043e\u0441\u044c \u043d\u0435 \u0438\u043d\u0442\u0435\u0440\u0435\u0441\u043d\u043e, \u0442\u043e \u0440\u0435\u0448\u0438\u043b \u0441\u0434\u0435\u043b\u0430\u0442\u044c \u043f\u0440\u043e\u0441\u0442\u0435\u043d\u044c\u043a\u0443\u044e \u0432\u0435\u0449\u044c. \u0410 \u0438\u043c\u0435\u043d\u043d\u043e \u043d\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u043c\u043e\u0434\u0443\u043b\u0438 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0438 \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 \u0434\u043b\u044f UART, \u043e\u0431\u044a\u0435\u0434\u0438\u043d\u0438\u0442\u044c \u0438\u0445 \u0432\u043d\u0443\u0442\u0440\u0438 FPGA (\u0437\u0430\u043e\u0434\u043d\u043e \u043f\u043e\u043d\u044f\u0442\u044c \u043a\u0430\u043a \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u0442\u044c IP Core), \u043d\u0443 \u0438 \u043f\u0440\u043e\u0442\u0435\u0441\u0442\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u044d\u0442\u043e \u0432\u0441\u0435 \u043d\u0430 \u0440\u0435\u0430\u043b\u044c\u043d\u043e\u043c \u0436\u0435\u043b\u0435\u0437\u0435.<br \/>  <a name=\"habracut\"><\/a><br \/>  \u0421\u0440\u0430\u0437\u0443 \u0433\u043e\u0432\u043e\u0440\u044e, \u0447\u0442\u043e \u0441\u0434\u0435\u043b\u0430\u0442\u044c \u0443\u043d\u0438\u0432\u0435\u0440\u0441\u0430\u043b\u044c\u043d\u043e\u0435 \u043f\u0430\u0440\u0430\u043c\u0435\u0442\u0440\u0438\u0437\u0438\u0440\u043e\u0432\u0430\u043d\u043d\u043e\u0435 \u044f\u0434\u0440\u043e \u0437\u0430\u0434\u0430\u0447\u0438 \u043d\u0435 \u0441\u0442\u043e\u044f\u043b\u043e. \u042d\u0442\u043e \u043f\u0440\u043e\u0441\u0442\u043e \u0442\u0435\u0441\u0442\u043e\u0432\u044b\u0439 \u043f\u0440\u043e\u0435\u043a\u0442, \u043d\u0430 \u043f\u0440\u0435\u0434\u043c\u0435\u0442 \u00ab\u043f\u043e\u0449\u0443\u043f\u0430\u0442\u044c, \u0447\u0442\u043e \u0442\u0430\u043a\u043e\u0435 FPGA \u0438 \u043a\u0430\u043a \u0441 \u043d\u0435\u0439 \u043e\u0431\u0449\u0430\u0442\u044c\u0441\u044f\u00bb.<br \/>  \u0418\u0442\u0430\u043a, \u043d\u0430\u0447\u043d\u0435\u043c \u0441 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430. \u0410\u043b\u0433\u043e\u0440\u0438\u0442\u043c \u0434\u043e\u0441\u0442\u0430\u0442\u043e\u0447\u043d\u043e <a href=\"#UART\">\u0445\u043e\u0440\u043e\u0448\u043e \u043e\u043f\u0438\u0441\u0430\u043d<\/a>, \u043f\u043e\u044d\u0442\u043e\u043c\u0443 \u043f\u043e\u0432\u0442\u043e\u0440\u044e \u0437\u0434\u0435\u0441\u044c \u0442\u043e\u043b\u044c\u043a\u043e \u043e\u0441\u043d\u043e\u0432\u043d\u044b\u0435 \u0435\u0433\u043e \u043c\u043e\u043c\u0435\u043d\u0442\u044b.  <\/p>\n<ul>\n<li>\u0427\u0430\u0441\u0442\u043e\u0442\u0443 \u0441\u0435\u043c\u043f\u043b\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f \u0441\u0438\u0433\u043d\u0430\u043b\u0430 RX \u0432\u044b\u0431\u0435\u0440\u0435\u043c \u0432 \u0447\u0435\u0442\u044b\u0440\u0435 \u0440\u0430\u0437\u0430 \u0431\u043e\u043b\u044c\u0448\u0435, \u0447\u0435\u043c \u0442\u0440\u0435\u0431\u0443\u0435\u043c\u0430\u044f \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u044c \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 \u043f\u043e UART.<\/li>\n<li>\u0423\u0441\u043b\u043e\u0432\u0438\u0435\u043c \u043d\u0430\u0447\u0430\u043b\u0430 \u043f\u0440\u0438\u0435\u043c\u0430 \u0431\u0443\u0434\u0435\u043c \u0441\u0447\u0438\u0442\u0430\u0442\u044c \u043f\u0435\u0440\u0435\u0445\u043e\u0434 \u0432\u0445\u043e\u0434\u043d\u043e\u0433\u043e \u0441\u0438\u0433\u043d\u0430\u043b\u0430 RX \u0438\u0437 \u0432\u044b\u0441\u043e\u043a\u043e\u0433\u043e \u0443\u0440\u043e\u0432\u043d\u044f \u0432 \u043d\u0438\u0437\u043a\u0438\u0439 \u0432 \u0441\u043b\u0443\u0447\u0430\u0435, \u0435\u0441\u043b\u0438 \u0432 \u0434\u0430\u043d\u043d\u044b\u0439 \u043c\u043e\u043c\u0435\u043d\u0442 \u043f\u0440\u0438\u0435\u043c \u0435\u0449\u0435 \u043d\u0435 \u0432\u0435\u0434\u0435\u0442\u0441\u044f.<\/li>\n<li>\u0423\u0441\u043b\u043e\u0432\u0438\u0435\u043c \u0434\u043e\u0441\u0442\u043e\u0432\u0435\u0440\u043d\u043e\u0433\u043e \u043e\u043f\u043e\u0437\u043d\u0430\u043d\u0438\u044f \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \u0431\u0443\u0434\u0435\u043c \u0441\u0447\u0438\u0442\u0430\u0442\u044c \u0443\u0434\u0435\u0440\u0436\u0430\u043d\u0438\u0435 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 RX \u0432 \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0438 \u043d\u0438\u0437\u043a\u043e\u0433\u043e \u0443\u0440\u043e\u0432\u043d\u044f \u043d\u0430 \u0432\u0442\u043e\u0440\u043e\u043c \u0442\u0430\u043a\u0442\u0435 \u0447\u0430\u0441\u0442\u043e\u0442\u044b \u0441\u0435\u043c\u043f\u043b\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f. \u041f\u0440\u0438 \u044d\u0442\u043e\u043c \u043c\u044b \u043f\u0440\u0430\u043a\u0442\u0438\u0447\u0435\u0441\u043a\u0438 \u043f\u043e\u043f\u0430\u0434\u0430\u0435\u043c \u043d\u0430 \u0441\u0435\u0440\u0435\u0434\u0438\u043d\u0443 \u0431\u0438\u0442\u043e\u0432\u043e\u0433\u043e \u0438\u043c\u043f\u0443\u043b\u044c\u0441\u0430, \u0447\u0442\u043e \u043f\u043e\u0437\u0432\u043e\u043b\u0438\u0442 \u0432 \u0434\u0430\u043b\u044c\u043d\u0435\u0439\u0448\u0435\u043c \u043f\u0440\u043e\u0438\u0437\u0432\u043e\u0434\u0438\u0442\u044c \u0441\u0435\u043c\u043f\u043b\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u0438\u043c\u043f\u0443\u043b\u044c\u0441\u043e\u0432 \u0447\u0435\u0440\u0435\u0437 \u043a\u0430\u0436\u0434\u044b\u0435 4 \u0442\u0430\u043a\u0442\u0430.<\/li>\n<li>\u0412 \u0441\u043b\u0443\u0447\u0430\u0435 \u043e\u0448\u0438\u0431\u043a\u0438 \u0432 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u043c \u043b\u0438\u0431\u043e \u0432 \u0441\u0442\u043e\u043f\u043e\u0432\u043e\u043c \u0431\u0438\u0442\u0430\u0445 \u0443\u0441\u0442\u0430\u043d\u0430\u0432\u043b\u0438\u0432\u0430\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b \u043e\u0448\u0438\u0431\u043a\u0438 error. \u041d\u0430 \u0435\u0433\u043e \u043e\u0441\u043d\u043e\u0432\u0435 \u0444\u043e\u0440\u043c\u0438\u0440\u0443\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b fastsync, \u043a\u043e\u0442\u043e\u0440\u044b\u0439 \u0432 \u0434\u0430\u043b\u044c\u043d\u0435\u0439\u0448\u0435\u043c \u0431\u0443\u0434\u0435\u043c \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u0442\u044c \u0434\u043b\u044f \u0431\u044b\u0441\u0442\u0440\u043e\u0439 \u0441\u0438\u043d\u0445\u0440\u043e\u043d\u0438\u0437\u0430\u0446\u0438\u0438 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430.<\/li>\n<li>\u041f\u043e\u0441\u043b\u0435 \u043e\u043f\u043e\u0437\u043d\u0430\u0432\u0430\u043d\u0438\u044f \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \u043d\u0430\u0447\u0438\u043d\u0430\u0435\u043c \u043f\u043e\u0441\u043b\u0435\u0434\u043e\u0432\u0430\u0442\u0435\u043b\u044c\u043d\u044b\u0439 \u043f\u0440\u0438\u0435\u043c \u0431\u0438\u0442\u043e\u0432 \u0434\u0430\u043d\u043d\u044b\u0445, \u043d\u0430\u0447\u0438\u043d\u0430\u044f \u0441 \u0441\u0430\u043c\u043e\u0433\u043e \u043c\u043b\u0430\u0434\u0448\u0435\u0433\u043e. \u041f\u0440\u0438\u043d\u0438\u043c\u0430\u0435\u043c\u044b\u0435 \u0434\u0430\u043d\u043d\u044b\u0435 \u0437\u0430\u043f\u0438\u0441\u044b\u0432\u0430\u0435\u043c \u0432 \u0440\u0435\u0433\u0438\u0441\u0442\u0440 \u0441\u043e \u0441\u0434\u0432\u0438\u0433\u043e\u043c \u0432\u043f\u0440\u0430\u0432\u043e \u043d\u0430 \u043e\u0434\u0438\u043d \u0431\u0438\u0442. \u0423\u0441\u043b\u043e\u0432\u0438\u0435\u043c \u043e\u043a\u043e\u043d\u0447\u0430\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u0430 \u0431\u0443\u0434\u0435\u0442 \u044f\u0432\u043b\u044f\u0442\u044c\u0441\u044f \u043e\u0431\u043d\u0430\u0440\u0443\u0436\u0435\u043d\u0438\u0435 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \u0432 0-\u0439 \u043f\u043e\u0437\u0438\u0446\u0438\u0438 \u0441\u0434\u0432\u0438\u0433\u043e\u0432\u043e\u0433\u043e \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u0430.<\/li>\n<li>\u0411\u044b\u0441\u0442\u0440\u0430\u044f \u0441\u0438\u043d\u0445\u0440\u043e\u043d\u0438\u0437\u0430\u0446\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0437\u0430\u043a\u043b\u044e\u0447\u0430\u0435\u0442\u0441\u044f \u0432 \u043f\u0440\u0438\u0432\u0435\u0434\u0435\u043d\u0438\u0438 \u0435\u0433\u043e \u0432 \u0438\u0441\u0445\u043e\u0434\u043d\u043e\u0435 \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \u043f\u043e\u0441\u043b\u0435 \u043e\u0431\u043d\u0430\u0440\u0443\u0436\u0435\u043d\u0438\u044f \u043e\u0448\u0438\u0431\u043a\u0438 \u043f\u0440\u0438 \u043f\u0435\u0440\u0435\u0445\u043e\u0434\u0435 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 RX \u0432 \u0432\u044b\u0441\u043e\u043a\u0438\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c (\u044d\u0442\u043e \u043c\u043e\u0436\u0435\u0442 \u0431\u044b\u0442\u044c \u043a\u0430\u043a \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0430 \u043b\u043e\u0433\u0438\u0447\u0435\u0441\u043a\u043e\u0439 \u00ab1\u00bb, \u0442\u0430\u043a \u0438 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0430 \u0441\u0442\u043e\u043f-\u0431\u0438\u0442\u0430 \u043b\u0438\u0431\u043e \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \u0431\u0435\u0437\u0434\u0435\u0439\u0441\u0442\u0432\u0438\u044f \u043b\u0438\u043d\u0438\u0438 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438).<\/li>\n<li>\u0423\u0441\u043b\u043e\u0432\u0438\u0435\u043c \u0443\u0441\u043f\u0435\u0448\u043d\u043e\u0433\u043e \u0437\u0430\u0432\u0435\u0440\u0448\u0435\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u0430 (\u043a\u043e\u0440\u0440\u0435\u043a\u0442\u043d\u044b\u0445 \u0437\u043d\u0430\u0447\u0435\u043d\u0438\u0439 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0438 \u0441\u0442\u043e\u043f\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u043e\u0432) \u044f\u0432\u043b\u044f\u0435\u0442\u0441\u044f \u0441\u0438\u0433\u043d\u0430\u043b complete. \u041e\u0442 \u043d\u0435\u0433\u043e (\u043f\u0440\u0438 \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0438 \u0441\u0438\u0433\u043d\u0430\u043b\u043e\u043c rdclk) \u0444\u043e\u0440\u043c\u0438\u0440\u0443\u0435\u0442\u0441\u044f \u0438\u043c\u043f\u0443\u043b\u044c\u0441\u043d\u044b\u0439 \u0441\u0438\u0433\u043d\u0430\u043b ready, \u043a\u043e\u0442\u043e\u0440\u044b\u0439 \u043e\u0431\u043e\u0437\u043d\u0430\u0447\u0430\u0435\u0442 \u043d\u0430\u043b\u0438\u0447\u0438\u0435 \u0432\u0430\u043b\u0438\u0434\u043d\u044b\u0445 \u0434\u0430\u043d\u043d\u044b\u0445 \u043d\u0430 \u0448\u0438\u043d\u0435 rxdata.<\/li>\n<\/ul>\n<p>  \u0421\u0440\u0430\u0437\u0443 \u043e\u0442\u043c\u0435\u0447\u0443, \u0447\u0442\u043e \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u0441\u0438\u0433\u043d\u0430\u043b \u0447\u0442\u0435\u043d\u0438\u044f ready \u043e\u0442 \u0442\u0430\u043a\u0442\u043e\u0432\u043e\u0433\u043e \u0441\u0438\u0433\u043d\u0430\u043b\u0430 clk \u044f \u043d\u0435 \u0445\u043e\u0442\u0435\u043b (\u043d\u0435\u043e\u0436\u0438\u0434\u0430\u043d\u043d\u043e, \u0434\u0430?), \u0447\u0442\u043e\u0431\u044b \u043d\u0435 \u0437\u0430\u0432\u044f\u0437\u0430\u0432\u0430\u0442\u044c \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u044c \u043f\u043e\u0441\u043b\u0435\u0434\u0443\u044e\u0449\u0435\u0439 \u043e\u0431\u0440\u0430\u0431\u043e\u0442\u043a\u0438 \u0434\u0430\u043d\u043d\u044b\u0445 \u043d\u0430 \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u044c \u043e\u0431\u043c\u0435\u043d\u0430 \u043f\u043e UART. \u0410\u043d\u0430\u043b\u043e\u0433\u0438\u0447\u043d\u0430\u044f \u0440\u0435\u0430\u043b\u0438\u0437\u0430\u0446\u0438\u044f \u0438 \u0432 \u043c\u043e\u0434\u0443\u043b\u0435 \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 (<a href=\"#TRANSMITTER\">\u0441\u043c. \u043d\u0438\u0436\u0435<\/a>). \u0410 \u0442\u0435\u0441\u0442\u043e\u0432\u0430\u044f \u0441\u0432\u044f\u0437\u043a\u0430 \u043c\u043e\u0434\u0443\u043b\u0435\u0439 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0438 \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 \u0441\u0434\u0435\u043b\u0430\u043d\u0430 \u043d\u0430 \u043e\u0441\u043d\u043e\u0432\u0435 IP Core FIFO \u043e\u0442 Intel, \u043f\u0440\u0438\u0447\u0435\u043c \u0441 \u0432\u043e\u0437\u043c\u043e\u0436\u043d\u043e\u0441\u0442\u044c\u044e \u0438\u043c\u0438\u0442\u0430\u0446\u0438\u0438 \u0440\u0430\u0437\u043b\u0438\u0447\u043d\u044b\u0445 \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u0435\u0439 \u0434\u043b\u044f \u043f\u043e\u0442\u0440\u0435\u0431\u0438\u0442\u0435\u043b\u044f \u0438 \u0433\u0435\u043d\u0435\u0440\u0430\u0442\u043e\u0440\u0430 \u0434\u0430\u043d\u043d\u044b\u0445.  <\/p>\n<div class=\"spoiler\"><b class=\"spoiler_title\">\u041c\u043e\u0434\u0443\u043b\u044c \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 (Verilog)<\/b><\/p>\n<div class=\"spoiler_text\">\n<pre><code>\/\/ \/\/ \u0411\u043b\u043e\u043a \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 UART \/\/ \/\/ \u0414\u0430\u043d\u043d\u044b\u0435 rxdata \u0432\u0430\u043b\u0438\u0434\u043d\u044b, \u043a\u043e\u0433\u0434\u0430 ready==1 \u0438 error==0. \/\/ \u0421\u0438\u0433\u043d\u0430\u043b ready \u0443\u0441\u0442\u0430\u043d\u0430\u0432\u043b\u0438\u0432\u0430\u0435\u0442\u0441\u044f \u0432 1 \u043f\u043e\u0441\u043b\u0435 \u0437\u0430\u0432\u0435\u0440\u0448\u0435\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u0430 \u043d\u0430 \u043e\u0434\u0438\u043d \u0442\u0430\u043a\u0442 rdclk. \/\/ \/\/ \u0420\u0435\u0430\u043b\u0438\u0437\u0430\u0446\u0438\u044f: \/\/ \u041f\u043e\u0441\u043b\u0435 \u043f\u0435\u0440\u0435\u0445\u043e\u0434\u0430 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 rx \u0432 \u043d\u0438\u0437\u043a\u0438\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c \u043f\u0440\u043e\u0432\u0435\u0440\u044f\u0435\u043c \u0435\u0433\u043e \u043d\u0435\u0438\u0437\u043c\u0435\u043d\u043d\u043e\u0441\u0442\u044c \u0432 \u0442\u0435\u0447\u0435\u043d\u0438\u0438 \/\/ 2-\u0445 \u0442\u0430\u043a\u0442\u043e\u0432. \u0415\u0441\u043b\u0438 \u0443\u0440\u043e\u0432\u0435\u043d\u044c \u043e\u0441\u0442\u0430\u043b\u0441\u044f \u043d\u0438\u0437\u043a\u0438\u043c, \u0437\u043d\u0430\u0447\u0438\u0442 \u043d\u0430\u0447\u0430\u0442 \u043f\u0440\u0438\u0435\u043c \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430. \/\/ \u0412 \u044d\u0442\u043e\u043c \u0441\u043b\u0443\u0447\u0430\u0435 \u0434\u0435\u043b\u0430\u0435\u043c \u043f\u0440\u0438\u0435\u043c 8 \u0431\u0438\u0442\u043e\u0432 \u0434\u0430\u043d\u043d\u044b\u0445 \u0438 \u043e\u0434\u043d\u043e\u0433\u043e \u0441\u0442\u043e\u043f-\u0431\u0438\u0442\u0430 (\u0432\u0441\u0435\u0433\u043e 9 \u0431\u0438\u0442\u043e\u0432). \/\/ 2 \u0422\u0430\u043a\u0442\u0430 - \u044d\u0442\u043e \u043f\u0440\u0438\u0431\u043b\u0438\u0437\u0438\u0442\u0435\u043b\u044c\u043d\u043e \u0441\u0435\u0440\u0435\u0434\u0438\u043d\u0430 \u0431\u0438\u0442\u0430, \u0442\u0430\u043a \u0447\u0442\u043e \u0443\u0441\u0442\u043e\u0439\u0447\u0438\u0432\u043e\u0441\u0442\u044c \u0434\u043e\u043b\u0436\u043d\u0430 \u0431\u044b\u0442\u044c \/\/ \u0445\u043e\u0440\u043e\u0448\u0435\u0439. \/\/ \/\/ \u0411\u0438\u0442\u044b \u043f\u0435\u0440\u0435\u0434\u0430\u044e\u0442\u0441\u044f \u043d\u0430\u0447\u0438\u043d\u0430\u044f \u043e\u0442 \u043c\u043b\u0430\u0434\u0448\u0435\u0433\u043e \u043a \u0441\u0442\u0430\u0440\u0448\u0435\u043c\u0443. \/\/ \u041b\u043e\u0433. '0' \u043f\u0435\u0440\u0435\u0434\u0430\u0435\u0442\u0441\u044f \u043d\u0438\u0437\u043a\u0438\u043c \u0443\u0440\u043e\u0432\u043d\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b\u0430, \u043b\u043e\u0433. '1' \u043f\u0435\u0440\u0435\u0434\u0430\u0435\u0442\u0441\u044f \u0432\u044b\u0441\u043e\u043a\u0438\u043c \u0443\u0440\u043e\u0432\u043d\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b\u0430 \/\/ idle \u043f\u0435\u0440\u0435\u0434\u0430\u0435\u0442\u0441\u044f \u0432\u044b\u0441\u043e\u043a\u0438\u043c \u0443\u0440\u043e\u0432\u043d\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b\u0430 (\u043b\u043e\u0433. '1') \/\/ start-\u0431\u0438\u0442 \u043f\u0435\u0440\u0435\u0434\u0430\u0435\u0442\u0441\u044f \u043d\u0438\u0437\u043a\u0438\u043c \u0443\u0440\u043e\u0432\u043d\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b\u0430 (\u043b\u043e\u0433. '0') \/\/ stop-\u0431\u0438\u0442 \u043f\u0435\u0440\u0435\u0434\u0430\u0435\u0442\u0441\u044f \u0432\u044b\u0441\u043e\u043a\u0438\u043c \u0443\u0440\u043e\u0432\u043d\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b\u0430 (\u043b\u043e\u0433. '1') module uart_rx( \tnreset,\t\t\t\/\/ \u0441\u0438\u0433\u043d\u0430\u043b \u0441\u0431\u0440\u043e\u0441\u0430 (\u0430\u0441\u0438\u043d\u0445\u0440\u043e\u043d\u043d\u044b\u0439, \u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 0) \tclk, \t\t\t\t\/\/ \u0442\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430 UART, \u0434.\u0431. \u0432 \u0447\u0435\u0442\u044b\u0440\u0435 \u0440\u0430\u0437\u0430 \u0431\u043e\u043b\u044c\u0448\u0435 \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u0438 \u043e\u0431\u043c\u0435\u043d\u0430 \u043f\u043e UART \trx,\t\t\t\t\/\/ \u0432\u0445\u043e\u0434\u043d\u0430\u044f \u043b\u0438\u043d\u0438\u044f UART \trdclk,\t\t\t\/\/ \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u0447\u0442\u0435\u043d\u0438\u044f \u0440\u0435\u0437\u0443\u043b\u044c\u0442\u0430\u0442\u0430 \u043f\u0440\u0438\u0435\u043c\u0430 (rxdata, ready) \trxdata,\t\t\t\/\/ \u043f\u0440\u0438\u043d\u044f\u0442\u044b\u0435 \u0434\u0430\u043d\u043d\u044b\u0435, \u0437\u043d\u0430\u0447\u0435\u043d\u0438\u0435 \u0432\u0430\u043b\u0438\u0434\u043d\u043e \u043f\u0440\u0438 ready==1 \tready,\t\t\t\/\/ \u0438\u043d\u0434\u0438\u043a\u0430\u0442\u043e\u0440 \u0432\u0430\u043b\u0438\u0434\u043d\u043e\u0441\u0442\u0438 \u0434\u0430\u043d\u043d\u044b\u0445 rxdata (\u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 1) \terror,\t\t\t\/\/ \u0438\u043d\u0434\u0438\u043a\u0430\u0442\u043e\u0440 \u043e\u0448\u0438\u0431\u043a\u0438 \u043f\u0440\u0438\u0435\u043c\u0430 (\u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 1) \tbusy,\t\t\t\t\/\/ \u0438\u043d\u0434\u0438\u043a\u0430\u0442\u043e\u0440 \u0437\u0430\u043d\u044f\u0442\u043e\u0441\u0442\u0438 \u043c\u043e\u0434\u0443\u043b\u044f (\u0438\u0434\u0435\u0442 \u043f\u0440\u0438\u0435\u043c, \u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 1) \tidle);\t\t\t\/\/ \u0438\u043d\u0434\u0438\u043a\u0430\u0442\u043e\u0440 \u0441\u0432\u043e\u0431\u043e\u0434\u043d\u043e\u0439 \u043b\u0438\u043d\u0438\u0438 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 (\u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 1) \t input wire nreset;\t\t\/\/ \u0441\u0438\u0433\u043d\u0430\u043b \u0441\u0431\u0440\u043e\u0441\u0430 (\u0430\u0441\u0438\u043d\u0445\u0440\u043e\u043d\u043d\u044b\u0439, \u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 0) input wire clk; \t\t\t\/\/ \u0442\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430, \u0434.\u0431. \u0432 \u0447\u0435\u0442\u044b\u0440\u0435 \u0440\u0430\u0437\u0430 \u0431\u043e\u043b\u044c\u0448\u0435 \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u0438 \u043e\u0431\u043c\u0435\u043d\u0430 \u043f\u043e UART input wire rx;\t\t\t\t\/\/ \u0432\u0445\u043e\u0434\u043d\u0430\u044f \u043b\u0438\u043d\u0438\u044f UART input wire rdclk;\t\t\t\/\/ \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u0447\u0442\u0435\u043d\u0438\u044f \u0440\u0435\u0437\u0443\u043b\u044c\u0442\u0430\u0442\u0430 \u043f\u0440\u0438\u0435\u043c\u0430 output wire[7:0] rxdata; output wire ready; output error; output busy; output idle; \t \t \/\/ \u0418\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u0435 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 \u0437\u0430\u0432\u0435\u0440\u0448\u0435\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u0430, \u0442\u0430\u043a\u0442\u0438\u0440\u0443\u0435\u043c\u043e\u0435 \u0447\u0435\u0440\u0435\u0437 rdclk reg[1:0] done = 2'b00;  \/\/ \u0412\u044b\u0445\u043e\u0434\u043d\u043e\u0439 \u0441\u0438\u0433\u043d\u0430\u043b \u0433\u043e\u0442\u043e\u0432\u043d\u043e\u0441\u0442\u0438 \u043f\u0440\u0438\u043d\u044f\u0442\u044b\u0445 \u0434\u0430\u043d\u043d\u044b\u0445, \u0442\u0430\u043a\u0442\u0438\u0440\u0443\u0435\u043c\u044b\u0439 rdclk assign ready = (done == 2'b10) ? 1'b1 : 1'b0;  \/\/ \u041f\u0440\u0438\u0437\u043d\u0430\u043a \u043d\u0430\u043b\u0438\u0447\u0438\u044f \u043e\u0448\u0438\u0431\u043a\u0438 \u043f\u0440\u0438\u0435\u043c\u0430 reg error = 1'b0;  \/\/ \u0421\u0438\u0433\u043d\u0430\u043b \u0441\u0431\u0440\u043e\u0441\u0430 \u043b\u043e\u0433\u0438\u043a\u0438 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0434\u043b\u044f \u0431\u044b\u0441\u0442\u0440\u043e\u0439 \u0441\u0438\u043d\u0445\u0440\u043e\u043d\u0438\u0437\u0430\u0446\u0438\u0438 \u043f\u0440\u0438 \u043e\u0448\u0438\u0431\u043a\u0435 \/\/ \u0415\u0441\u043b\u0438 \u043d\u0430 \u0442\u0435\u043a\u0443\u0449\u0435\u043c \u0442\u0430\u043a\u0442\u0435 \u0438\u043c\u0435\u0435\u043c \u0440\u0430\u043d\u0435\u0435 \u0443\u0441\u0442\u0430\u043d\u043e\u0432\u043b\u0435\u043d\u043d\u044b\u0439 \u0441\u0438\u0433\u043d\u0430\u043b error \u0438 \u0432\u044b\u0441\u043e\u043a\u0438\u0439 \/\/ \u0443\u0440\u043e\u0432\u0435\u043d\u044c \u0441\u0438\u0433\u043d\u0430\u043b\u0430 rx, \u0432\u043e\u0437\u043c\u043e\u0436\u043d\u043e \u044d\u0442\u043e \u043f\u0430\u0443\u0437\u0430 \u043c\u0435\u0436\u0434\u0443 \u043f\u0435\u0440\u0435\u0434\u0430\u0432\u0430\u0435\u043c\u044b\u043c\u0438 \u0431\u0430\u0439\u0442\u0430\u043c\u0438 \u0434\u0430\u043d\u043d\u044b\u0445. wire fastsync = (error &amp;&amp; rx);\t \t \/\/ \u041f\u0440\u0438\u0437\u043d\u0430\u043a \u0441\u0432\u043e\u0431\u043e\u0434\u043d\u043e\u0439 \u043b\u0438\u043d\u0438\u0438 \u043f\u0440\u0438\u0435\u043c\u0438\u043a\u0430 reg idle = 1'b1;\t \t \/\/ \u041f\u0440\u0438\u043d\u044f\u0442\u044b\u0435 \u0434\u0430\u043d\u043d\u044b\u0435: \/\/ d[9] - \u0441\u0442\u043e\u043f\u043e\u0432\u044b\u0439 \u0431\u0438\u0442, \u0434.\u0431. == 1 \/\/ d[8:1] - \u0434\u0430\u043d\u043d\u044b\u0435 \/\/ d[0] - \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u044b\u0439 \u0431\u0438\u0442, \u0434.\u0431. == 0 reg[9:0] d = 10'b1xxxxxxxx1;  \/\/ \u0421\u0442\u0430\u0442\u0443\u0441 \u043f\u0440\u0438\u0435\u043c\u0430. \u0417\u0430\u0432\u0435\u0440\u0448\u0435\u043d\u0438\u0435 \u043f\u0440\u0438\u0435\u043c\u0430 \u0438\u043d\u0434\u0438\u0446\u0438\u0440\u0443\u0435\u0442\u0441\u044f \u0437\u043d\u0430\u0447\u0435\u043d\u0438\u0435\u043c 2'b10 wire[1:0] status = { d[9], d[0] };  \/\/ \u041f\u0440\u0438\u0437\u043d\u0430\u043a \u0437\u0430\u0432\u0435\u0440\u0448\u0435\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u0430. wire complete = (status == 2'b10) ? 1'b1 : 1'b0;  \/\/ \u041f\u0440\u0438\u043d\u044f\u0442\u044b\u0439 \u0431\u0430\u0439\u0442 \u0434\u0430\u043d\u043d\u044b\u0445 assign rxdata = d[8:1];  \/\/ \u041f\u0440\u0438\u0437\u043d\u0430\u043a \u0437\u0430\u043d\u044f\u0442\u043e\u0441\u0442\u0438 \u043c\u043e\u0434\u0443\u043b\u044f reg busy = 0; \/\/ \u0421\u0447\u0435\u0442\u0447\u0438\u043a \u0442\u0430\u043a\u0442\u043e\u0432\u044b\u0445 \u0438\u043c\u043f\u0443\u043b\u044c\u0441\u043e\u0432 \u0434\u043e\t\u0441\u0435\u043c\u043f\u043b\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f \u043b\u0438\u043d\u0438\u0438 rx reg[1:0] cnt;  always @(posedge clk, negedge nreset) begin \tif(!nreset) begin \t\trxreset(); \tend else begin \t\tif(fastsync) begin \t\t\trxreset(); \t\tend else begin\t \t\t\tif(busy == 1'b1) begin \t\t\t\t\/\/ \u0418\u0434\u0435\u0442 \u043f\u0440\u0438\u0435\u043c \u0447\u0435\u0433\u043e-\u0442\u043e, \u043f\u0440\u043e\u0432\u0435\u0440\u044f\u0435\u043c \u043d\u0435\u043e\u0431\u0445\u043e\u0434\u0438\u043c\u043e\u0441\u0442\u044c \u0441\u0435\u043c\u043f\u043b\u0438\u043d\u0433\u0430 rx \t\t\t\tif(cnt == 2'd0) begin \t\t\t\t\t\/\/ \u0417\u0430\u043f\u0438\u0441\u044b\u0432\u0430\u0435\u043c \u043f\u0440\u0438\u043d\u044f\u0442\u044b\u0439 \u0431\u0438\u0442 \t\t\t\t\t\/\/ \u0432 \u0441\u0442\u0430\u0440\u0448\u0438\u0439 \u0440\u0430\u0437\u0440\u044f\u0434 \u0434\u0430\u043d\u043d\u044b\u0445 \u0441\u043e \u0441\u0434\u0432\u0438\u0433\u043e\u043c \u043f\u0440\u0435\u0434\u044b\u0434\u0443\u0449\u0435\u0433\u043e \u0437\u043d\u0430\u0447\u0435\u043d\u0438\u044f \u0432\u043f\u0440\u0430\u0432\u043e \t\t\t\t\t\/\/ (\u0442.\u043a. \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0430 \u0438\u0434\u0435\u0442 \u043e\u0442 \u043c\u043b\u0430\u0434\u0448\u0435\u0433\u043e \u0431\u0438\u0442\u0430 \u043a \u0441\u0442\u0430\u0440\u0448\u0435\u043c\u0443) \t\t\t\t\td &lt;= { rx, d[9:1] }; \t \t\t\t\t\tif(d[1] == 1'b0) begin \t\t\t\t\t\t\/\/ \u041d\u0430 \u044d\u0442\u043e\u043c \u0448\u0430\u0433\u0435 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u044b\u0439 \u0431\u0438\u0442 \u043f\u043e\u043f\u0430\u0434\u0435\u0442 \u0432 \u043f\u043e\u0441\u043b\u0435\u0434\u043d\u044e\u044e \u043f\u043e\u0437\u0438\u0446\u0438\u044e, \u043f\u0440\u0438\u0435\u043c \u0437\u0430\u0432\u0435\u0440\u0448\u0435\u043d \t\t\t\t\t\tbusy &lt;= 1'b0; \t \t\t\t\t\t\t\/\/ \u041f\u0440\u043e\u0432\u0435\u0440\u044f\u0435\u043c \u043a\u043e\u0440\u0440\u0435\u043a\u0442\u043d\u043e\u0441\u0442\u044c \u0441\u0442\u043e\u043f\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\t\t\t\terror &lt;= (rx == 1'b1) ? 1'b0 : 1'b1; \t\t\t\t\tend else begin \t\t\t\t\t\t\/\/ \u041c\u044b \u043d\u0430\u0445\u043e\u0434\u0438\u043c\u0441\u044f \u0432 \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u0435 \u043f\u0440\u0438\u0435\u043c\u0430 \t\t\t\t\t\tif(rx &amp;&amp; (d == 10'b1111111111)) begin \t\t\t\t\t\t\t\/\/ \u0421\u043b\u0438\u0448\u043a\u043e\u043c \u043c\u0430\u043b\u0435\u043d\u044c\u043a\u0430\u044f \u0434\u043b\u0438\u0442\u0435\u043b\u044c\u043d\u043e\u0441\u0442\u044c \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\t\t\t\t\tbusy &lt;= 1'b0; \t\t\t\t\t\t\t\/\/ \u0418\u043d\u0434\u0438\u0446\u0438\u0440\u0443\u0435\u043c \u043d\u0430\u043b\u0438\u0447\u0438\u0435 \u043e\u0448\u0438\u0431\u043a\u0438 \t\t\t\t\t\t\terror &lt;= 1'b1; \t\t\t\t\t\tend else begin \t\t\t\t\t\t\t\/\/ \u041d\u043e\u0440\u043c\u0430\u043b\u044c\u043d\u0430\u044f \u043f\u0440\u043e\u0446\u0435\u0434\u0443\u0440\u0430 \u043f\u0440\u0438\u0435\u043c\u0430 \t\t\t\t\t\t\t\/\/ \u041a\u043e\u043b-\u0432\u043e \u0442\u0430\u043a\u0442\u043e\u0432 \u0446\u0435\u043b\u043e\u0433\u043e \u0431\u0438\u0442\u0430 - \u043f\u043e\u0434\u0433\u043e\u0442\u043e\u0432\u043a\u0430 \u043a \u043f\u0440\u0438\u0435\u043c\u0443 \u0441\u043b\u0435\u0434\u0443\u044e\u0449\u0435\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\t\t\t\t\tcnt &lt;= 2'd3; \t\t\t\t\t\tend \t\t\t\t\tend\t\t\t \t\t\t\tend else begin \t\t\t\t\t\/\/ \u0423\u043c\u0435\u043d\u044c\u0448\u0430\u0435\u043c \u043a\u043e\u043b-\u0432\u043e \u043e\u0441\u0442\u0430\u0432\u0448\u0438\u0445\u0441\u044f \u0434\u043e \u0441\u0435\u043c\u043f\u043b\u0438\u043d\u0433\u0430 \u0442\u0430\u043a\u0442\u043e\u0432 \t\t\t\t\tcnt &lt;= cnt - 2'd1; \t\t\t\tend \t\t\tend else begin \t\t\t\t\/\/ \u041c\u043e\u0434\u0443\u043b\u044c \u043f\u043e\u043a\u0430 \u0435\u0449\u0435 \u043d\u0438\u0447\u0435\u0433\u043e \u043d\u0435 \u0434\u0435\u043b\u0430\u0435\u0442 \t\t\t\tif(!error) begin \t\t\t\t\t\/\/ \u041d\u0435\u0442 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 \u043e\u0448\u0438\u0431\u043a\u0438, \u043c\u043e\u0436\u043d\u043e \u043f\u043e\u043f\u044b\u0442\u0430\u0442\u044c\u0441\u044f \u043d\u0430\u0447\u0430\u0442\u044c \u043f\u0440\u0438\u0435\u043c \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\t\t\tif(rx == 1'b0) begin \t\t\t\t\t\t\/\/ \u041b\u0438\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0432 \u043d\u0438\u0437\u043a\u043e\u043c \u0443\u0440\u043e\u0432\u043d\u0435 \u0438 \u0434\u043e \u044d\u0442\u043e\u0433\u043e \u043f\u0440\u0438\u0435\u043c\u0430 \u043d\u0435 \u0431\u044b\u043b\u043e - \u043d\u0430\u0447\u0438\u043d\u0430\u0435\u043c \u0440\u0430\u0431\u043e\u0442\u0443 \t\t\t\t\t\tbusy &lt;= 1'b1; \t\t\t\t\t\t\/\/ \u0418\u043d\u0438\u0446\u0438\u0430\u043b\u0438\u0437\u0438\u0440\u0443\u0435\u043c \u0431\u0443\u0444\u0435\u0440 \u043f\u0440\u0438\u0435\u043c\u0430 \u0434\u0430\u043d\u043d\u044b\u0445. \u0417\u0434\u0435\u0441\u044c \u043a\u0440\u0438\u0442\u0438\u0447\u043d\u043e \u0437\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u0432\u0441\u0435 1, \u0442.\u043a. \u043e\u043a\u043e\u043d\u0447\u0430\u043d\u0438\u0435 \t\t\t\t\t\t\/\/ \u043f\u0440\u0438\u0435\u043c\u0430 \u043e\u043f\u0440\u0435\u0434\u0435\u043b\u044f\u0435\u0442\u0441\u044f \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435\u043c d[0]==0 \t\t\t\t\t\td &lt;= 10'b1111111111; \t\t\t\t\t\t\/\/ \u041f\u0440\u043e\u0432\u0435\u0440\u044f\u0442\u044c \u043b\u0438\u043d\u0438\u044e rx \u0431\u0443\u0434\u0435\u043c \u0447\u0435\u0440\u0435\u0437 1\/2 \u0434\u043b\u0438\u0442\u0435\u043b\u044c\u043d\u043e\u0441\u0442\u0438 \u0431\u0438\u0442\u0430 \t\t\t\t\t\t\/\/ 1-\u0439 \u0442\u0430\u043a\u0442 - \u044d\u0442\u043e \u0442\u0435\u043a\u0443\u0449\u0435\u0435 \u0441\u044d\u043c\u043f\u043b\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \t\t\t\t\t\t\/\/ 2-\u0439 \u0442\u0430\u043a\u0442 - \u044d\u0442\u043e \u0441\u043b\u0435\u0434\u0443\u044e\u0449\u0435\u0435 \u0441\u044d\u043c\u043f\u043b\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 (cnt \u0431\u0443\u0434\u0435\u0442 0) \t\t\t\t\t\tcnt &lt;= 2'd0; \t\t\t\t\t\t\/\/ \u0422.\u043a. \u043c\u044b \u043f\u043e\u0442\u0435\u043d\u0446\u0438\u0430\u043b\u044c\u043d\u043e \u043d\u0430\u0447\u0430\u043b\u0438 \u043f\u0440\u0438\u0435\u043c, \u043e\u0442\u043c\u0435\u0447\u0430\u0435\u043c \u043b\u0438\u043d\u0438\u044e \u043a\u0430\u043a \u0437\u0430\u043d\u044f\u0442\u0443\u044e \t\t\t\t\t\tidle &lt;= 1'b0; \t\t\t\t\tend else begin \t\t\t\t\t\t\/\/ \u041b\u0438\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0441\u0432\u043e\u0431\u043e\u0434\u043d\u0430 \t\t\t\t\t\tidle &lt;= 1'b1; \t\t\t\t\tend \t\t\t\tend \t\t\tend \t\tend \tend end  task rxreset; \tbegin \t\t\/\/ \u0421\u0431\u0440\u043e\u0441 \u043f\u0440\u0438\u0437\u043d\u0430\u043a\u0430 \u043e\u0448\u0438\u0431\u043a\u0438 \t\terror &lt;= 1'b0; \t\t\/\/ \u0423\u0441\u0442\u0430\u043d\u043e\u0432\u043a\u0430 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 \u0441\u0432\u043e\u0431\u043e\u0434\u043d\u043e\u0439 \u043b\u0438\u043d\u0438\u0438 (!?) \t\tidle &lt;= 1'b1; \t\t\/\/ \u0421\u0431\u0440\u043e\u0441 \u043f\u0440\u0438\u0437\u043d\u0430\u043a\u0430 \u0437\u0430\u043d\u044f\u0442\u043e\u0441\u0442\u0438 \u043c\u043e\u0434\u0443\u043b\u044f \t\tbusy &lt;= 0; \t\t\/\/ \u0412 \u043f\u0440\u0438\u043d\u0446\u0438\u043f\u0435 \u043c\u043e\u0436\u043d\u043e \u0437\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u0447\u0442\u043e-\u043d\u0438\u0431\u0443\u0434\u044c, \u043b\u0438\u0448\u044c \u0431\u044b \u0441\u0442\u0430\u0442\u0443\u0441 \u043d\u0435 \u043f\u043e\u043f\u0430\u043b \u0432 complete \t\td &lt;= 10'b1xxxxxxxx1; \tend endtask   always @(negedge rdclk, negedge nreset) begin \tif(!nreset) begin \t\tdone &lt;= 2'b00; \tend else begin \t\t\/\/ \u041f\u043e \u0442\u0430\u043a\u0442\u0430\u043c \u0447\u0442\u0435\u043d\u0438\u044f \u0441\u043e\u0445\u0440\u0430\u043d\u044f\u0435\u043c \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 complete. \t\t\/\/ \u041b\u043e\u0433\u0438\u043a\u0430 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 \u0444\u043e\u0440\u043c\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f \u0441\u0438\u0433\u043d\u0430\u043b\u0430 ready \u0444\u043e\u0440\u043c\u0438\u0440\u0443\u0435\u0442 \u043e\u0434\u0438\u043d \u0438\u043c\u043f\u0443\u043b\u044c\u0441 \u043f\u0440\u0438 \t\t\/\/ \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u0435 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 complete \u0441 0 \u043d\u0430 1 \u043d\u0430 \u043e\u0434\u0438\u043d \u0442\u0430\u043a\u0442 rdclk. \t\tdone &lt;= { complete, done[1] }; \tend end  endmodule <\/code><\/pre>\n<p>  <\/div>\n<\/div>\n<p>  \u0422\u0430\u043a \u043a\u0430\u043a \u0432\u0445\u043e\u0434\u043d\u043e\u0439 \u0441\u0438\u0433\u043d\u0430\u043b RX \u044f\u0432\u043b\u044f\u0435\u0442\u0441\u044f \u0430\u0441\u0438\u043d\u0445\u0440\u043e\u043d\u043d\u044b\u043c \u0438 (\u0432\u043e\u0437\u043c\u043e\u0436\u043d\u043e) \u043d\u0435\u0441\u0442\u0430\u0431\u0438\u043b\u044c\u043d\u044b\u043c, \u0432 <a href=\"#MAIN\">\u0433\u043b\u0430\u0432\u043d\u043e\u043c \u043c\u043e\u0434\u0443\u043b\u0435<\/a> \u043f\u0435\u0440\u0435\u0434 \u043c\u043e\u0434\u0443\u043b\u0435\u043c \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0431\u044b\u043b \u043f\u043e\u0434\u043a\u043b\u044e\u0447\u0435\u043d <a href=\"#FILTER\">\u043c\u0430\u0436\u043e\u0440\u0438\u0442\u0430\u0440\u043d\u044b\u0439 \u044d\u043b\u0435\u043c\u0435\u043d\u0442<\/a>. \u042d\u043b\u0435\u043c\u0435\u043d\u0442 \u0442\u0430\u043a\u0436\u0435 \u043d\u0430\u043f\u0438\u0441\u0430\u043d \u043d\u0430 Verilog, \u043d\u043e \u0435\u0433\u043e \u043a\u043e\u0434 \u0437\u0434\u0435\u0441\u044c \u043f\u0440\u0438\u0432\u043e\u0434\u0438\u0442\u044c \u0441\u043c\u044b\u0441\u043b\u0430 \u043d\u0435\u0442. \u0412\u043c\u0435\u0441\u0442\u043e \u043d\u0435\u0433\u043e \u043a\u0440\u0430\u0441\u0438\u0432\u0430\u044f \u043a\u0430\u0440\u0442\u0438\u043d\u043a\u0430 \u0441\u0438\u043d\u0442\u0435\u0437\u0438\u0440\u043e\u0432\u0430\u043d\u043d\u043e\u0433\u043e \u044d\u043b\u0435\u043c\u0435\u043d\u0442\u0430.  <\/p>\n<div class=\"spoiler\"><b class=\"spoiler_title\">\u0421\u0438\u043d\u0442\u0435\u0437\u0438\u0440\u043e\u0432\u0430\u043d\u043d\u0430\u044f \u0441\u0445\u0435\u043c\u0430 \u043c\u0430\u0436\u043e\u0440\u0438\u0442\u0430\u0440\u043d\u043e\u0433\u043e \u044d\u043b\u0435\u043c\u0435\u043d\u0442\u0430<\/b><\/p>\n<div class=\"spoiler_text\"><img decoding=\"async\" src=\"https:\/\/habrastorage.org\/webt\/qs\/iq\/iu\/qsiqiuovqktckhttmdqf8ixsday.png\" alt=\"\u041c\u0430\u0436\u043e\u0440\u0438\u0442\u0430\u0440\u043d\u044b\u0439 \u044d\u043b\u0435\u043c\u0435\u043d\u0442\">  <\/div>\n<\/div>\n<p>  <a name=\"TRANSMITTER\"><\/a>\u0411\u043b\u043e\u043a \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 \u0435\u0449\u0435 \u043f\u0440\u043e\u0449\u0435 \u0438, \u043d\u0430\u0434\u0435\u044e\u0441\u044c, \u0432 \u0434\u043e\u043f\u043e\u043b\u043d\u0438\u0442\u0435\u043b\u044c\u043d\u044b\u0445 \u043a\u043e\u043c\u043c\u0435\u043d\u0442\u0430\u0440\u0438\u044f\u0445 \u043d\u0435 \u043d\u0443\u0436\u0434\u0430\u0435\u0442\u0441\u044f.  <\/p>\n<div class=\"spoiler\"><b class=\"spoiler_title\">\u041c\u043e\u0434\u0443\u043b\u044c \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 (Verilog)<\/b><\/p>\n<div class=\"spoiler_text\">\n<pre><code>\/\/ \/\/ \u0411\u043b\u043e\u043a \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 UART \/\/ \/\/ \u0421\u0438\u0433\u043d\u0430\u043b\u044b: \/\/ clk - \u0447\u0430\u0441\u0442\u043e\u0442\u0430 \u0434\u043e\u043b\u0436\u043d\u0430 \u0431\u044b\u0442\u044c \u0432 4 \u0440\u0430\u0437\u0430 \u0431\u043e\u043b\u044c\u0448\u0435 \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u0438 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438, \u0441\u043a\u0432\u0430\u0436\u043d\u043e\u0441\u0442\u044c \u043d\u0435 \u0432\u0430\u0436\u043d\u0430 \/\/ rdclk - \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u043e\u0431\u043c\u0435\u043d\u0430 txdata, write, fetch. \u0427\u0430\u0441\u0442\u043e\u0442\u0430 \u0434.\u0431. \u0432\u044b\u0448\u0435 clk \/\/ txdata - \u0434\u0430\u043d\u043d\u044b\u0435 \u0434\u043b\u044f \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438, \u0443\u043f\u0440\u0430\u0432\u043b\u044f\u044e\u0442\u0441\u044f \u0441\u0438\u0433\u043d\u0430\u043b\u0430\u043c\u0438 write\/fetch \/\/ write - \u0438\u0441\u0442\u043e\u0447\u043d\u0438\u043a \u0438\u043c\u0435\u0435\u0442 \u0434\u0430\u043d\u043d\u044b\u0435 \u0434\u043b\u044f \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 (1=\u0434\u0430) \/\/ fetch - \u043c\u043e\u0434\u0443\u043b\u044c \u043f\u0440\u0438\u043d\u044f\u043b \u0434\u0430\u043d\u043d\u044b\u0435 \u0434\u043b\u044f \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 (1=\u0434\u0430) \/\/ tx - \u043b\u0438\u043d\u0438\u044f \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 UART \/\/ idle - \u043b\u0438\u043d\u0438\u044f \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 \u0441\u0432\u043e\u0431\u043e\u0434\u043d\u0430 (1=\u0434\u0430, \u0438\u043d\u0444\u043e\u0440\u043c\u0430\u0446\u0438\u043e\u043d\u043d\u044b\u0439 \u0441\u0438\u0433\u043d\u0430\u043b) \/\/ \/\/ \u0414\u043b\u044f FIFO \u043d\u0443\u0436\u043d\u043e \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u0442\u044c \u0440\u0435\u0436\u0438\u043c dcfifo_component.lpm_showahead = \"ON\" module uart_tx( \tnreset,\t\t\t\/\/ \u0441\u0438\u0433\u043d\u0430\u043b \u0441\u0431\u0440\u043e\u0441\u0430 (\u0430\u0441\u0438\u043d\u0445\u0440\u043e\u043d\u043d\u044b\u0439, \u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 0) \tclk,\t\t\t\t\/\/ \u0442\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430 UART, \u0434.\u0431. \u0432 \u0447\u0435\u0442\u044b\u0440\u0435 \u0440\u0430\u0437\u0430 \u0431\u043e\u043b\u044c\u0448\u0435 \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u0438 \u043e\u0431\u043c\u0435\u043d\u0430 \u043f\u043e UART \trdclk,\t\t\t\/\/ \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u043f\u043e\u0434\u0442\u0432\u0435\u0440\u0436\u0434\u0435\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \u043e\u0442 \u043f\u043e\u0441\u0442\u0430\u0432\u0449\u0438\u043a\u0430 \ttxdata,\t\t\t\/\/ \u0448\u0438\u043d\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \u043d\u0430 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0443 \u043e\u0442 \u043f\u043e\u0441\u0442\u0430\u0432\u0449\u0438\u043a\u0430 \twrite,\t\t\t\/\/ \u043f\u0440\u0438\u0437\u043d\u0430\u043a \u043d\u0430\u043b\u0438\u0447\u0438\u044f \u0434\u0430\u043d\u043d\u044b\u0445 \u043d\u0430 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0443 (\u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 1) \tidle,\t\t\t\t\/\/ \u0438\u043d\u0434\u0438\u043a\u0430\u0442\u043e\u0440 \u043d\u0435 \u0430\u043a\u0442\u0438\u0432\u043d\u043e\u0433\u043e \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 (\u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 1) \tfetch,\t\t\t\/\/ \u043f\u043e\u0434\u0442\u0432\u0435\u0440\u0436\u0434\u0435\u043d\u0438\u0435 \u0437\u0430\u0433\u0440\u0443\u0437\u043a\u0438 \u0434\u0430\u043d\u043d\u044b\u0445 \u043e\u0442 \u043f\u043e\u0441\u0442\u0430\u0432\u0449\u0438\u043a\u0430, \u0442\u0430\u043a\u0442\u0438\u0440\u0443\u0435\u0442\u0441\u044f rdclk \ttx);\t\t\t\t\/\/ \u0432\u044b\u0445\u043e\u0434\u043d\u0430\u044f \u043b\u0438\u043d\u0438\u044f UART  input wire nreset;\t\t\/\/ \u0441\u0438\u0433\u043d\u0430\u043b \u0441\u0431\u0440\u043e\u0441\u0430 (\u0430\u0441\u0438\u043d\u0445\u0440\u043e\u043d\u043d\u044b\u0439, \u0430\u043a\u0442\u0438\u0432\u043d\u044b\u0439 \u0443\u0440\u043e\u0432\u0435\u043d\u044c 0) input wire clk;\t\t\t\/\/ \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 UART input wire rdclk; input wire[7:0] txdata; input wire write; output wire idle; output fetch; output tx; \t \/\/ \u0421\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \u0432\u044b\u0445\u043e\u0434\u043d\u043e\u0439 \u043b\u0438\u043d\u0438\u0438 reg tx = 1'b1;  reg fetch = 1'b0;  \/\/ \u0414\u0435\u043b\u0438\u0442\u0435\u043b\u044c \u0447\u0430\u0441\u0442\u043e\u0442\u044b \u043d\u0430 4 reg[1:0] div4 = 2'd0;\t \t \/\/ \u0421\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \u043c\u0430\u0448\u0438\u043d\u044b: reg[3:0] s = 4'd10;\t  \/\/ \u041f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a \u043f\u043e\u043b\u043d\u043e\u0441\u0442\u044c\u044e \u0441\u0432\u043e\u0431\u043e\u0434\u0435\u043d assign idle = (s == 4'd10);  \/\/ \u0421\u0434\u0432\u0438\u0433\u043e\u0432\u044b\u0439 \u0440\u0435\u0433\u0438\u0441\u0442\u0440 \u0434\u0430\u043d\u043d\u044b\u0445 reg[7:0] d;\t  \/\/ \u041f\u0440\u0438\u0437\u043d\u0430\u043a \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \u0432 \u0434\u0430\u043d\u043d\u043e\u043c \u0446\u0438\u043a\u043b\u0435 reg sendstart; \t \/\/ \u041f\u0440\u0438\u0437\u043d\u0430\u043a \u0432\u043e\u0437\u043c\u043e\u0436\u043d\u043e\u0441\u0442\u0438 \u0437\u0430\u043f\u0440\u043e\u0441\u0430 \u043d\u043e\u0432\u044b\u0445 \u0434\u0430\u043d\u043d\u044b\u0445 \u043d\u0430 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0443 reg canfetch;\t  \/\/ \u041f\u0440\u0438\u0437\u043d\u0430\u043a \u0437\u0430\u0432\u0435\u0440\u0448\u0435\u043d\u0438\u044f \u0432\u0432\u043e\u0434\u0430 \u043d\u043e\u0432\u044b\u0445 \u0434\u0430\u043d\u043d\u044b\u0445, \u0442\u0430\u043a\u0442\u0438\u0440\u0443\u0435\u0442\u0441\u044f clk reg gotdata = 1'b0;  \/\/ \u0414\u043b\u044f \u0441\u0438\u043d\u0445\u0440\u043e\u043d\u0438\u0437\u0430\u0446\u0438\u0438 clock domains reg[1:0] sync = 2'b00;  \/\/ \u0417\u0430\u043f\u043e\u043c\u043d\u0435\u043d\u043d\u044b\u0439 \u043f\u043e rdclk \u0441\u0438\u0433\u043d\u0430\u043b write reg wr = 1'b0;  \/\/ \u041f\u0440\u0438 \u043f\u043e\u044f\u0432\u043b\u0435\u043d\u0438\u0438 \u0437\u0430\u043f\u0440\u043e\u0441\u0430 getdata==1 \u043f\u0440\u0438 \u043d\u0430\u043b\u0438\u0447\u0438\u0438 \u0434\u0430\u043d\u043d\u044b\u0445 \u0443 \u0432\u043d\u0435\u0448\u043d\u0435\u0433\u043e \u0438\u0441\u0442\u043e\u0447\u043d\u0438\u043a\u0430 \/\/ \u043f\u0440\u043e\u0438\u0437\u0432\u043e\u0434\u0438\u0442\u0441\u044f \u0438\u0445 \u0437\u0430\u043f\u043e\u043c\u0438\u043d\u0430\u043d\u0438\u0435 \u0432 \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u0435 nextdata \u0438 \u0443\u0441\u0442\u0430\u043d\u0430\u0432\u043b\u0438\u0432\u0430\u0435\u0442\u0441\u044f \u043f\u0440\u0438\u0437\u043d\u0430\u043a \/\/ \u0433\u043e\u0442\u043e\u0432\u043d\u043e\u0441\u0442\u0438 gotdata==1. \u041a\u0440\u043e\u043c\u0435 \u0442\u043e\u0433\u043e, \u0434\u043b\u044f \u0432\u043d\u0435\u0448\u043d\u0435\u0433\u043e \u0438\u0441\u0442\u043e\u0447\u043d\u0438\u043a\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \u0444\u043e\u0440\u043c\u0438\u0440\u0443\u0435\u0442\u0441\u044f \/\/ \u0441\u0438\u0433\u043d\u0430\u043b \u043f\u043e\u0434\u0442\u0432\u0435\u0440\u0436\u0434\u0435\u043d\u0438. \/\/ \u0421\u0438\u0433\u043d\u0430\u043b gotdata \u0441\u043d\u0438\u043c\u0430\u0435\u0442\u0441\u044f \u043f\u0440\u0438 \u0441\u043d\u044f\u0442\u0438\u0438 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 getdata. always @(posedge rdclk, negedge nreset) begin \tif(!nreset) begin \t\twr &lt;= 1'b0; \t\tsync &lt;= 2'b00; \t\t\/\/ \u0421\u0431\u0440\u0430\u0441\u044b\u0432\u0430\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b \u043f\u043e\u0434\u0442\u0432\u0435\u0440\u0436\u0434\u0435\u043d\u0438\u044f \u0432\u0432\u043e\u0434\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \t\tfetch &lt;= 1'b0; \tend else begin \t\t\/\/ \u0417\u0430\u043f\u043e\u043c\u0438\u043d\u0430\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b write \t\twr &lt;= write; \t \t\t\/\/ \u041f\u0440\u043e\u0432\u0435\u0440\u044f\u0435\u043c \u043f\u043e\u044f\u0432\u043b\u0435\u043d\u0438\u0435 \u0437\u0430\u043f\u0440\u043e\u0441\u0430 \u043d\u043e\u0432\u044b\u0445 \u0434\u0430\u043d\u043d\u044b\u0445 \u0434\u043b\u044f \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 \t\tsync &lt;= { gotdata, sync[1] }; \t \t\tif(gotdata &amp;&amp; (sync[1] == 1'b0)) begin \t\t\t\/\/ \u0423\u0441\u0442\u0430\u043d\u0430\u0432\u043b\u0438\u0432\u0430\u0435\u043c \u043f\u0440\u0438\u0437\u043d\u0430\u043a \u043f\u043e\u0434\u0442\u0432\u0435\u0440\u0436\u0434\u0435\u043d\u0438\u044f \u0434\u043b\u044f \u0438\u0441\u0442\u043e\u0447\u043d\u0438\u043a\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \t\t\tfetch &lt;= 1'b1; \t\tend else begin \t\t\t\/\/ \u0421\u0431\u0440\u0430\u0441\u044b\u0432\u0430\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b \u043f\u043e\u0434\u0442\u0432\u0435\u0440\u0436\u0434\u0435\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \t\t\tfetch &lt;= 1'b0; \t\tend \tend end \t always @(posedge clk, negedge nreset) begin \tif(!nreset) begin \t\t\/\/ \u0423\u0441\u0442\u0430\u043d\u043e\u0432\u043a\u0430 \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 \u0432 \u0438\u0441\u0445\u043e\u0434\u043d\u043e\u0435 \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \t\tdiv4 &lt;= 2'd0; \t\ts &lt;= 4'd10; \t\tgotdata &lt;= 1'b0; \tend else begin\t \t\t\/\/ \u041f\u043e\u043a\u0430 \u043d\u0435\u0442 \u043f\u0440\u0438\u0437\u043d\u0430\u043a\u0430 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \u0432 \u044d\u0442\u043e\u043c \u0446\u0438\u043a\u043b\u0435 \t\tsendstart = 1'b0; \t \t\t\/\/ \u041d\u0430\u0447\u0430\u043b\u044c\u043d\u0430\u044f \u0443\u0441\u0442\u0430\u043d\u043e\u0432\u043a\u0430 \u043f\u0440\u0438\u0437\u043d\u0430\u043a\u0430 \u0437\u0430\u043f\u0440\u043e\u0441\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \u043d\u0430 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0443 \t\tcanfetch = wr; \t\t \t\tif(div4 == 2'd0) begin \t\t\tcase(s) \t\t\t\t4'd0: \t\t\t\t\tbegin \t\t\t\t\t\t\/\/ \u041f\u0435\u0440\u0435\u0434\u0430\u0447\u0430 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \u0431\u0443\u0434\u0435\u0442 \u0438\u043d\u0438\u0446\u0438\u0438\u0440\u043e\u0432\u0430\u043d\u0430 \u043d\u0438\u0436\u0435 \t\t\t\t\t\tsendstart = 1'b1; \t\t\t\t\t\t \t\t\t\t\t\t\/\/ \u041f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a \u0437\u0430\u043d\u044f\u0442, \u043d\u0435\u043b\u044c\u0437\u044f \u0437\u0430\u043f\u0440\u0430\u0448\u0438\u0432\u0430\u0442\u044c \u043d\u043e\u0432\u044b\u0435 \u0434\u0430\u043d\u043d\u044b\u0435 \t\t\t\t\t\tcanfetch = 1'b0; \t\t\t\t\tend \t\t\t\t4'd9: \t\t\t\t\tbegin \t\t\t\t\t\t\/\/ \u041f\u0435\u0440\u0435\u0434\u0430\u0447\u0430 \u0441\u0442\u043e\u043f\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\t\t\t\ttx &lt;= 1'b1; \t\t\t\t\tend \t\t\t\t4'd10: \t\t\t\t\tbegin \t\t\t\t\t\t\/\/ \u0421\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 idle, \u043d\u0438\u0447\u0435\u0433\u043e \u043d\u0435 \u0434\u0435\u043b\u0430\u0435\u043c \t\t\t\t\tend \t\t\t\tdefault: \t\t\t\t\tbegin \t\t\t\t\t\t\/\/ \u0418\u0434\u0435\u0442 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0430 \u0431\u0438\u0442\u043e\u0432 \u0434\u0430\u043d\u043d\u044b\u0445, \u0442\u0435\u043a\u0443\u0449\u0438\u0439 \u043c\u043b\u0430\u0434\u0448\u0438\u0439 \u044f\u0432\u043b\u044f\u0435\u0442\u0441\u044f \u0432\u044b\u0445\u043e\u0434\u043e\u043c \t\t\t\t\t\ttx &lt;= d[0]; \t\t\t\t\t\t\/\/ \u0412\u044b\u043f\u043e\u043b\u043d\u044f\u0435\u043c \u0441\u0434\u0432\u0438\u0433 \u0434\u0430\u043d\u043d\u044b\u0445 \u0432\u043f\u0440\u0430\u0432\u043e \t\t\t\t\t\td &lt;= { 1'b0, d[7:1] }; \t\t\t\t\t\t\/\/ \u041f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a \u0437\u0430\u043d\u044f\u0442, \u043d\u0435\u043b\u044c\u0437\u044f \u0437\u0430\u043f\u0440\u0430\u0448\u0438\u0432\u0430\u0442\u044c \u043d\u043e\u0432\u044b\u0435 \u0434\u0430\u043d\u043d\u044b\u0435 \t\t\t\t\t\tcanfetch = 1'b0; \t\t\t\t\tend \t\t\tendcase\t\t \t\tend else begin \t\t\t\/\/ \u0412\u044b\u0434\u0435\u0440\u0436\u0438\u0432\u0430\u0435\u043c \u0442\u0435\u043a\u0443\u0449\u0435\u0435 \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \t\t\tdiv4 &lt;= div4 - 2'd1; \t\t\t \t\t\tif(s &lt; 4'd9) begin \t\t\t\t\/\/ \u041f\u0440\u0438 \u0432\u044b\u0434\u0435\u0440\u0436\u0438\u0432\u0430\u043d\u0438\u0438 \u0434\u043e \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u044f 9 \u043f\u0440\u0438\u0435\u043c \u043d\u043e\u0432\u044b\u0445 \u0434\u0430\u043d\u043d\u044b\u0445 \u043d\u0435\u0432\u043e\u0437\u043c\u043e\u0436\u0435\u043d! \t\t\t\tcanfetch = 1'b0; \t\t\tend \t\tend \t\t \t\tif(canfetch) begin \t\t\t\/\/ \u0412\u0445\u043e\u0434\u043d\u044b\u0435 \u0434\u0430\u043d\u043d\u044b\u0435 \u0433\u043e\u0442\u043e\u0432\u044b, \u043f\u0435\u0440\u0435\u0434\u0430\u0435\u043c \u0438\u0445 \u043d\u0430 \u043e\u0431\u0440\u0430\u0431\u043e\u0442\u043a\u0443 \t\t\td &lt;= txdata; \t\t\t \t\t\t\/\/ \u041f\u043e\u0434\u0442\u0432\u0435\u0440\u0436\u0434\u0435\u043d\u0438\u0435 \u0432\u0437\u044f\u0442\u0438\u044f \u0434\u0430\u043d\u043d\u044b\u0445 \u043d\u0430 \u043e\u0431\u0440\u0430\u0431\u043e\u0442\u043a\u0443 \t\t\tgotdata &lt;= 1'b1; \t \t\t\tif(idle \/*s == 4'd10*\/) begin \t\t\t\t\/\/ \u0421\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 idle - \u043d\u0435\u043c\u0435\u0434\u043b\u0435\u043d\u043d\u043e \u043d\u0430\u0447\u0438\u043d\u0430\u0435\u043c \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0443 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\t\tsendstart = 1'b1; \t\t\tend else begin \t\t\t\t\/\/ \u041d\u0430 \u0441\u043b\u0435\u0434\u0443\u044e\u0449\u0435\u043c \u0448\u0430\u0433\u0435 \u043f\u0435\u0440\u0435\u0445\u043e\u0434\u0438\u043c \u043a \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0435 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\t\ts &lt;= 4'd0; \t\t\tend \t\tend \t\t \t\tif(gotdata) begin \t\t\t\/\/ \u0414\u0430\u043d\u043d\u044b\u0435 \u0431\u044b\u043b\u0438 \u043f\u0440\u0438\u043d\u044f\u0442\u044b \u0440\u0430\u043d\u0435\u0435, \u0441\u043d\u0438\u043c\u0430\u0435\u043c \u0441\u0438\u0433\u043d\u0430\u043b \u043f\u043e\u0434\u0442\u0432\u0435\u0440\u0436\u0434\u0435\u043d\u0438\u044f \t\t\tgotdata &lt;= 1'b0; \t\tend \t\t \t\tif(sendstart) begin \t\t\t\/\/ \u041d\u0430 \u0434\u0430\u043d\u043d\u043e\u043c \u0448\u0430\u0433\u0435 \u043d\u0430\u0447\u0438\u043d\u0430\u0435\u043c \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0443 \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\ttx &lt;= 1'b0; \t\t\t\t \t\t\t\/\/ \u041f\u0435\u0440\u0435\u0445\u043e\u0434\u0438\u043c \u043a \u0441\u043b\u0435\u0434\u0443\u044e\u0449\u0435\u043c\u0443 \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u044e \t\t\ts &lt;= 4'd1; \t \t\t\t\/\/ \u0414\u043b\u0438\u0442\u0435\u043b\u044c\u043d\u043e\u0441\u0442\u044c \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u0433\u043e \u0431\u0438\u0442\u0430 \t\t\tdiv4 &lt;= 2'd3; \t\tend else begin \t\t\tif(div4 == 2'd0) begin \t\t\t\tif(s &lt; 4'd10) begin \t\t\t\t\t\/\/ \u041f\u043e\u0441\u043b\u0435\u0434\u043e\u0432\u0430\u0442\u0435\u043b\u044c\u043d\u043e\u0435 \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u0435 \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u044f \u043d\u0430 \u0441\u043b\u0435\u0434\u0443\u044e\u0449\u0435\u0435 \t\t\t\t\ts &lt;= s + 4'd1; \t\t\t\t\t \t\t\t\t\t\/\/ \u0412\u0440\u0435\u043c\u044f \u0432\u044b\u0434\u0435\u0440\u0436\u0438\u0432\u0430\u043d\u0438\u044f \u0441\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u044f \t\t\t\t\tdiv4 &lt;= 2'd3; \t\t\t\tend \t\t\tend \t\tend \tend end  endmodule <\/code><\/pre>\n<p>  <\/div>\n<\/div>\n<p>  <a name=\"MAIN\"><\/a>\u0414\u043b\u044f \u0442\u0435\u0441\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0438 \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 \u043d\u0430 \u043a\u043e\u043b\u0435\u043d\u043a\u0435 \u0431\u044b\u043b \u043d\u0430\u043f\u0438\u0441\u0430\u043d \u0433\u043b\u0430\u0432\u043d\u044b\u0439 \u043c\u043e\u0434\u0443\u043b\u044c. \u041d\u0430 \u043d\u0435\u0433\u043e \u043f\u0440\u043e\u0448\u0443 \u043d\u0435 \u0440\u0443\u0433\u0430\u0442\u044c\u0441\u044f, \u043e\u0448\u0438\u0431\u043a\u0438 \u043f\u0440\u043e\u0435\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f (\u0432\u043d\u0435\u0448\u043d\u0438\u0439 \u0430\u0441\u0438\u043d\u0445\u0440\u043e\u043d\u043d\u044b\u0439 \u0441\u0438\u0433\u043d\u0430\u043b nreset, \u043e\u0442\u0441\u0443\u0442\u0441\u0442\u0432\u0438\u0435 \u0441\u0431\u0440\u043e\u0441\u0430 FIFO \u0438 \u0442.\u043f.) \u044f \u0438 \u0441\u0430\u043c \u0437\u043d\u0430\u044e. \u041d\u043e \u0434\u043b\u044f \u0446\u0435\u043b\u0435\u0439 \u043f\u0440\u043e\u0432\u0435\u0440\u043a\u0438 \u0444\u0443\u043d\u043a\u0446\u0438\u043e\u043d\u0430\u043b\u044c\u043d\u043e\u0441\u0442\u0438 \u043e\u043d\u0438 \u043d\u0435 \u0441\u0443\u0449\u0435\u0441\u0442\u0432\u0435\u043d\u043d\u044b.<br \/>  \u041c\u043e\u044f \u0434\u0435\u043c\u043e\u043d\u0441\u0442\u0440\u0430\u0446\u0438\u043e\u043d\u043d\u0430\u044f \u043f\u043b\u0430\u0442\u0430 \u0442\u0430\u043a\u0442\u0438\u0440\u0443\u0435\u0442\u0441\u044f \u043e\u0442 \u0438\u0441\u0442\u043e\u0447\u043d\u0438\u043a\u0430 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 50Mhz. \u041f\u043e\u044d\u0442\u043e\u043c\u0443 \u0432 \u0433\u043b\u0430\u0432\u043d\u043e\u043c \u043c\u043e\u0434\u0443\u043b\u0435 \u044f \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u043b PLL, \u043d\u0430 \u0432\u044b\u0445\u043e\u0434\u0435 C0 \u043a\u043e\u0442\u043e\u0440\u043e\u0433\u043e \u0441\u0444\u043e\u0440\u043c\u0438\u0440\u043e\u0432\u0430\u043b \u0447\u0430\u0441\u0442\u043e\u0442\u0443 \u0434\u043b\u044f \u0440\u0430\u0431\u043e\u0442\u044b c UART (1.8432Mhz, \u0440\u0435\u0430\u043b\u044c\u043d\u043e 1.843198Mhz) \u0438, \u043f\u043e-\u043f\u0440\u0438\u043a\u043e\u043b\u0443, \u0441\u0444\u043e\u0440\u043c\u0438\u0440\u043e\u0432\u0430\u043b \u0447\u0430\u0441\u0442\u043e\u0442\u0443 300Mhz (\u0432\u044b\u0445\u043e\u0434 c1 PLL) \u0434\u043b\u044f \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f \u0438\u043c\u0438\u0442\u0430\u0446\u0438\u0438 \u0441\u0445\u0435\u043c\u044b \u043e\u0431\u0440\u0430\u0431\u043e\u0442\u043a\u0438 \u0438\u043d\u0444\u043e\u0440\u043c\u0430\u0446\u0438\u0438.  <\/p>\n<div class=\"spoiler\"><b class=\"spoiler_title\">\u0413\u043b\u0430\u0432\u043d\u044b\u0439 \u043c\u043e\u0434\u0443\u043b\u044c (Verilog)<\/b><\/p>\n<div class=\"spoiler_text\">\n<pre><code>\/\/ \/\/ \u0422.\u043a. \u043f\u0440\u0438\u0435\u043c \u0438 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \u0447\u0435\u0440\u0435\u0437 UART \u0441\u0438\u043d\u0445\u0440\u043e\u043d\u0438\u0437\u0438\u0440\u0443\u0435\u0442\u0441\u044f \u0442\u0430\u043a\u0442\u043e\u0432\u043e\u0439 \u0447\u0430\u0441\u0442\u043e\u0442\u043e\u0439 UART, \/\/ \u0430 \u043e\u0431\u0440\u0430\u0431\u043e\u0442\u043a\u0430 \u0434\u0430\u043d\u043d\u044b\u0445 \u0441\u0438\u043d\u0445\u0440\u043e\u043d\u0438\u0437\u0438\u0440\u0443\u0435\u0442\u0441\u044f \u0442\u0430\u043a\u0442\u043e\u0432\u043e\u0439 \u0447\u0430\u0441\u0442\u043e\u0442\u043e\u0439 FPGA, \u0442\u043e \u043d\u0443\u0436\u043d\u043e \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u0442\u044c \/\/ \u0434\u043b\u044f \u043a\u0430\u0436\u0434\u043e\u0433\u043e \u043c\u043e\u0434\u0443\u043b\u044f FIFO IP CORE \u0442\u0438\u043f\u0430 DCFIFO. \/\/ \/\/NB! \/\/ \u041d\u0435 \u0437\u0430\u0431\u044b\u0432\u0430\u0435\u043c \u0432 SDC-\u0444\u0430\u0439\u043b\u0435 \u043f\u0440\u043e\u043f\u0438\u0441\u044b\u0432\u0430\u0442\u044c \u0441\u043e\u043e\u0442\u0432\u0435\u0442\u0441\u0442\u0432\u0443\u044e\u0449\u0438\u0435 \u0432\u043d\u0443\u0442\u0440\u0435\u043d\u043d\u0438\u0435 \u0447\u0430\u0441\u0442\u043e\u0442\u044b! \/\/ \u0418\u043d\u0430\u0447\u0435 \u043f\u043e\u043b\u0443\u0447\u0430\u0435\u043c \u0437\u0432\u0435\u0440\u0441\u043a\u0438\u0435 \u044d\u0444\u0444\u0435\u043a\u0442\u044b (\u0442\u0438\u043f\u0430 \u0447\u0430\u0441\u0442\u044c \u0432\u043d\u0443\u0442\u0440\u0438 \u0431\u043b\u043e\u043a\u0430 if \u0432\u044b\u043f\u043e\u043b\u043d\u0438\u043b\u0430\u0441\u044c, \/\/ \u0430 \u0447\u0430\u0441\u0442\u044c \u043d\u0435\u0442). module uart( \tinput wire clk50mhz,\t\/\/ \u0442\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430 50Mhz \tinput wire nreset,\t\/\/ \u0438\u043d\u0432\u0435\u0440\u0441\u043d\u044b\u0439 \u0441\u0438\u0433\u043d\u0430\u043b \u0441\u0431\u0440\u043e\u0441\u0430 \tinput wire rx,\t\t\t\/\/ \u0432\u0445\u043e\u0434\u043d\u043e\u0439 \u0441\u0438\u0433\u043d\u0430\u043b UART \toutput wire tx,\t\t\/\/ \u0432\u044b\u0445\u043e\u0434\u043d\u043e\u0439 \u0441\u0438\u0433\u043d\u0430\u043b UART \toutput wire overflow \t);  \t \/\/ \u0422\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430 1.8432Mhz (\u0440\u0435\u0430\u043b\u044c\u043d\u043e 1.843198Mhz)\t wire clk_1843200; \/\/ \u0422\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430 1.2288Mhz (\u0440\u0435\u0430\u043b\u044c\u043d\u043e 1.228799Mhz) \/\/wire clk_1228800;  \/\/ \u0412\u043d\u0443\u0442\u0440\u0435\u043d\u043d\u044f\u044f \u0442\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430 300Mhz, \u0441\u0444\u043e\u0440\u043c\u0438\u0440\u043e\u0432\u0430\u043d\u043d\u0430\u044f PLL wire clk300mhz;  \/\/ \u0421\u0438\u043d\u0442\u0435\u0437\u0438\u0440\u0443\u0435\u043c \u0442\u0430\u043a\u0442\u043e\u0432\u044b\u0435 \u0447\u0430\u0441\u0442\u043e\u0442\u044b \u0434\u043b\u044f UART uart_pll pll50mhz(.inclk0(clk50mhz),  \t\t\t\t\t\t.c0(clk_1843200) \/*, .c1(clk_1228800)*\/, \t\t\t\t\t\t.c1(clk300mhz)); \t \/\/ \u0421\u043a\u043e\u0440\u043e\u0441\u0442\u044c UART 38400 \/\/ \u0414\u0435\u043b\u0438\u0442\u0435\u043b\u044c (1843200\/38400)\/4 = 12 ('b1100).   \/\/ \u0421\u043a\u043e\u0440\u043e\u0441\u0442\u044c UART 57600 \/\/ \u0414\u0435\u043b\u0438\u0442\u0435\u043b\u044c (1843200\/57600)\/4 = 8  \/\/ \u0421\u043a\u043e\u0440\u043e\u0441\u0442\u044c UART 115200 \/\/ \u0414\u0435\u043b\u0438\u0442\u0435\u043b\u044c (1843200\/115200)\/4 = 4  \/\/ \u0421\u043a\u043e\u0440\u043e\u0441\u0442\u044c UART 230400 \/\/ \u0414\u0435\u043b\u0438\u0442\u0435\u043b\u044c (1843200\/230400)\/4 = 2  \/\/ \u0421\u043a\u043e\u0440\u043e\u0441\u0442\u044c UART 460800 \/\/ \u0414\u0435\u043b\u0438\u0442\u0435\u043b\u044c (1843200\/460800)\/4 = 1 (\u0442.\u0435. \u0434\u0435\u043b\u0438\u0442\u0435\u043b\u044c \u0432\u043e\u043e\u0431\u0449\u0435 \u043d\u0435 \u043d\u0443\u0436\u0435\u043d!)  \/\/ \u0422\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430 \u0434\u043b\u044f UART wire uart_baud4; \/\/ \u041f\u043e\u0434\u043a\u043b\u044e\u0447\u0430\u0435\u043c \u0435\u0433\u043e \u0432 \u0441\u0445\u0435\u043c\u0443 \/\/ \u0417\u043d\u0430\u0447\u0435\u043d\u0438\u0435 \u0434\u0435\u043b\u0438\u0442\u0435\u043b\u044f .data \u0434\u043e\u043b\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u043d\u0430 1 \u043c\u0435\u043d\u044c\u0448\u0435 \u0442\u0440\u0435\u0431\u0443\u0435\u043c\u043e\u0433\u043e \u0434\u0435\u043b\u0438\u0442\u0435\u043b\u044f. \u0422\u043e\u0433\u0434\u0430 \/\/ \u043f\u0435\u0440\u0438\u043e\u0434 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 uart_baud4 \u0431\u0443\u0434\u0435\u0442 \u0440\u0430\u0432\u0435\u043d \u0437\u043d\u0430\u0447\u0435\u043d\u0438\u044e .clock\/\u0434\u0435\u043b\u0438\u0442\u0435\u043b\u044c \/\/ \u0414\u043b\u0438\u0442\u0435\u043b\u044c\u043d\u043e\u0441\u0442\u044c \u0432\u044b\u0441\u043e\u043a\u043e\u0433\u043e \u0443\u0440\u043e\u0432\u043d\u044f \u0441\u0438\u0433\u043d\u0430\u043b\u0430 uart_baud4 \u0431\u0443\u0434\u0435\u0442 \u0440\u0430\u0432\u043d\u0430 \u043e\u0434\u043d\u043e\u043c\u0443 \u0442\u0430\u043a\u0442\u0443 .clock uart_osc uart_osc_1(.clock(clk_1843200),  \t\t\t\t\t\t  .data(5'd2\/*5'd4*\/\/*5'd12*\/-5'd1),  \t\t\t\t\t\t  .sload(uart_baud4),  \t\t\t\t\t\t  .cout(uart_baud4)); \/\/wire uart_baud4 = clk_1843200; \t \/\/ \u0412\u0445\u043e\u0434\u043d\u043e\u0439 \u0441\u0438\u0433\u043d\u0430\u043b \u043f\u043e\u0441\u043b\u0435 \u043c\u0430\u0436\u043e\u0440\u0438\u0442\u0430\u0440\u043d\u043e\u0433\u043e \u0444\u0438\u043b\u044c\u0442\u0440\u0430\t wire rxf;\t \/\/ \u041f\u043e\u0434\u043a\u043b\u044e\u0447\u0430\u0435\u043c \u043c\u0430\u0436\u043e\u0440\u0438\u0442\u0430\u0440\u043d\u044b\u0439 \u0444\u0438\u043b\u044c\u0442\u0440 \u043d\u0430 \u0432\u0445\u043e\u0434\u043d\u043e\u0439 \u0441\u0438\u0433\u043d\u0430\u043b mfilter mfilter_rx(.clk(clk50mhz \/*clk_1843200*\/),  \t\t\t\t\t\t .in(rx),  \t\t\t\t\t\t .out(rxf));   \/\/wire rxf = rx;  \/\/ \u041f\u043e\u0434\u043a\u043b\u044e\u0447\u0430\u0435\u043c \u043c\u043e\u0434\u0443\u043b\u044c \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 wire[7:0] rxdata; wire rxready; wire error; uart_rx uart_rx_1(.nreset(nreset),  \t\t\t\t\t\t.clk(uart_baud4),  \t\t\t\t\t\t.rx(rxf),  \t\t\t\t\t\t.rdclk(clk300mhz \/*clk50mhz*\/ \/*clk_1843200*\/),  \t\t\t\t\t\t.rxdata(rxdata),  \t\t\t\t\t\t.ready(rxready),  \t\t\t\t\t\t.error(error));  wire[7:0] txdata; \/\/ \u0421\u0438\u0433\u043d\u0430\u043b, \u0438\u043d\u0434\u0438\u0446\u0438\u0440\u0443\u044e\u0449\u0438\u0439 \u043e\u0442\u0441\u0443\u0442\u0441\u0442\u0432\u0438\u0435 \u0434\u0430\u043d\u043d\u044b\u0445, \u043e\u0436\u0438\u0434\u0430\u044e\u0449\u0438\u0445 \u043f\u0435\u0440\u0435\u0434\u0430\u0447\u0438 wire txnone; \/\/ \u0421\u0438\u0433\u043d\u0430\u043b, \u0438\u043d\u0434\u0438\u0446\u0438\u0440\u0443\u044e\u0449\u0438\u0439 \u0433\u043e\u0442\u043e\u0432\u043d\u043e\u0441\u0442\u044c \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 \u043f\u0440\u0438\u043d\u044f\u0442\u044c \u043d\u043e\u0432\u044b\u0435 \u0434\u0430\u043d\u043d\u044b\u0435 wire fetch;  wire full; \t \/\/ \u0411\u0443\u0444\u0435\u0440\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u043f\u0440\u0438\u043d\u044f\u0442\u044b\u0445 \u0434\u0430\u043d\u043d\u044b\u0445 \/\/ \u0417\u0430\u043f\u0438\u0441\u044c \u0442\u0430\u043a\u0442\u0438\u0440\u0443\u0435\u0442\u0441\u044f \u0441\u0438\u0433\u043d\u0430\u043b\u043e\u043c uart_baud4 \/\/ \u0427\u0442\u0435\u043d\u0438\u0435 \u0442\u0430\u043a\u0442\u0438\u0440\u0443\u0435\u0442\u0441\u044f \u0441\u0438\u0433\u043d\u0430\u043b\u043e\u043c clk50mhz uart_fifo_rx uart_fifo_rx_1(.data(rxdata),  \t\t\t\t\t\t\t\t\t .rdclk(clk300mhz \/*clk50mhz*\/ \/*clk_1843200*\/ \/*uart_baud4*\/),  \t\t\t\t\t\t\t\t\t .rdreq(fetch),  \t\t\t\t\t\t\t\t\t .wrclk(clk300mhz \/*clk50mhz*\/ \/*clk_1843200*\/ \/*uart_baud4*\/),  \t\t\t\t\t\t\t\t\t .wrreq(rxready),  \t\t\t\t\t\t\t\t\t .rdempty(txnone),  \t\t\t\t\t\t\t\t\t .q(txdata),  \t\t\t\t\t\t\t\t\t .wrfull(full));  assign overflow = ~error; \t \t uart_tx uart_tx_1(.nreset(nreset),  \t\t\t\t\t\t.clk(uart_baud4),  \t\t\t\t\t\t.rdclk(clk300mhz \/*clk50mhz*\/ \/*clk_1843200*\/),  \t\t\t\t\t\t.txdata(txdata),  \t\t\t\t\t\t.write(~txnone),  \t\t\t\t\t\t.fetch(fetch),  \t\t\t\t\t\t.tx(tx));  \t endmodule <\/code><\/pre>\n<p>  <\/div>\n<\/div>\n<p>  \u0414\u043b\u044f \u0442\u0435\u0441\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u043b\u0441\u044f \u0433\u0435\u043d\u0435\u0440\u0430\u0442\u043e\u0440 \u0442\u0440\u0430\u0444\u0438\u043a\u0430 testcom \u043e\u0442 Zelax. \u041a \u0441\u043e\u0436\u0430\u043b\u0435\u043d\u0438\u044e, \u0438\u043c\u0435\u044e\u0449\u0438\u0439\u0441\u044f \u0443 \u043c\u0435\u043d\u044f \u0430\u0434\u0430\u043f\u0442\u0435\u0440 USB\/UART \u043e\u0442\u043a\u0430\u0437\u0430\u043b\u0441\u044f \u0440\u0430\u0431\u043e\u0442\u0430\u0442\u044c \u0441\u043e \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u044f\u043c\u0438 \u0432\u044b\u0448\u0435 230400BPS, \u0442\u0430\u043a \u0447\u0442\u043e \u0432\u0441\u0435 \u0442\u0435\u0441\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u043f\u0440\u043e\u0432\u043e\u0434\u0438\u043b\u043e\u0441\u044c \u043d\u0430 \u044d\u0442\u043e\u0439 \u0441\u043a\u043e\u0440\u043e\u0441\u0442\u0438.<\/p>\n<div class=\"spoiler\"><b class=\"spoiler_title\">\u0420\u0435\u0437\u0443\u043b\u044c\u0442\u0430\u0442 \u0442\u0435\u0441\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f \u0441 \u0444\u0438\u043b\u044c\u0442\u0440\u0430\u0446\u0438\u0435\u0439 \u0432\u0445\u043e\u0434\u043d\u043e\u0433\u043e \u0441\u0438\u0433\u043d\u0430\u043b\u0430 RX \u043f\u0440\u0438 \u043f\u043e\u043c\u043e\u0449\u0438 \u043c\u0430\u0436\u043e\u0440\u0438\u0442\u0430\u0440\u043d\u043e\u0433\u043e \u044d\u043b\u0435\u043c\u0435\u043d\u0442\u0430<\/b><\/p>\n<div class=\"spoiler_text\"><img decoding=\"async\" src=\"https:\/\/habrastorage.org\/webt\/8z\/yn\/zn\/8zynznsrzdnaatteubdqtlc4yqc.png\" alt=\"\u0422\u0435\u0441\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u0441 \u043f\u0440\u0435\u0434\u0432\u0430\u0440\u0438\u0442\u0435\u043b\u044c\u043d\u043e\u0439 \u0444\u0438\u043b\u044c\u0442\u0440\u0430\u0446\u0438\u0435\u0439 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 RX\"><br \/>  \u0421\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \u0441\u0438\u0433\u043d\u0430\u043b\u043e\u0432, \u0441\u043d\u044f\u0442\u044b\u0435 \u043f\u0440\u0438 \u043f\u043e\u043c\u043e\u0449\u0438 Signal Tap<br \/>  <img decoding=\"async\" src=\"https:\/\/habrastorage.org\/webt\/nz\/56\/1v\/nz561vbxuhk1c-b0w119edi4ife.png\" alt=\"\u0421\u0438\u0433\u043d\u0430\u043b\u044b \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 UART \u043f\u0440\u0438 \u043e\u0442\u0441\u0443\u0442\u0441\u0442\u0432\u0438\u0438 \u043e\u0448\u0438\u0431\u043e\u043a\">  <\/div>\n<\/div>\n<div class=\"spoiler\"><b class=\"spoiler_title\">\u0410 \u0432\u043e\u0442 \u0437\u0434\u0435\u0441\u044c \u043c\u0430\u0436\u043e\u0440\u0438\u0442\u0430\u0440\u043d\u044b\u0439 \u044d\u043b\u0435\u043c\u0435\u043d\u0442 \u0441\u043e \u0432\u0445\u043e\u0434\u0430 \u0431\u044b\u043b \u0443\u0431\u0440\u0430\u043d.<\/b><\/p>\n<div class=\"spoiler_text\">\u0410 \u0447\u0442\u043e, \u043a\u0430\u043a \u043c\u043d\u0435 \u0435\u0449\u0435 \u0431\u044b\u043b\u043e \u0438\u043c\u0438\u0442\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u043f\u0440\u043e\u0438\u0437\u0432\u043e\u043b\u044c\u043d\u044b\u0435 \u043e\u0448\u0438\u0431\u043a\u0438 \u043f\u0440\u0438 \u043f\u0440\u043e\u0432\u0435\u0440\u043a\u0435 \u0441\u0445\u0435\u043c\u044b \u0431\u044b\u0441\u0442\u0440\u043e\u0439 \u0441\u0438\u043d\u0445\u0440\u043e\u043d\u0438\u0437\u0430\u0446\u0438\u0438?<br \/>  <img decoding=\"async\" src=\"https:\/\/habrastorage.org\/webt\/tg\/6o\/ev\/tg6oev_uqqud58n-runl_-uwrzi.png\" alt=\"\u0422\u0435\u0441\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435 \u0431\u0435\u0437 \u043f\u0440\u0435\u0434\u0432\u0430\u0440\u0438\u0442\u0435\u043b\u044c\u043d\u043e\u0439 \u0444\u0438\u043b\u044c\u0442\u0440\u0430\u0446\u0438\u0438 \u0441\u0438\u0433\u043d\u0430\u043b\u0430 RX\"><br \/>  \u0421\u043e\u0441\u0442\u043e\u044f\u043d\u0438\u0435 \u0441\u0438\u0433\u043d\u0430\u043b\u043e\u0432, \u0441\u043d\u044f\u0442\u044b\u0435 \u043f\u0440\u0438 \u043f\u043e\u043c\u043e\u0449\u0438 Signal Tap<br \/>  <img decoding=\"async\" src=\"https:\/\/habrastorage.org\/webt\/bi\/px\/oq\/bipxoq985gohzd5jg3uimqq86wa.png\" alt=\"\u0421\u0438\u0433\u043d\u0430\u043b\u044b \u043f\u0440\u0438 \u0431\u044b\u0441\u0442\u0440\u043e\u0439 \u0441\u0438\u043d\u0445\u0440\u043e\u043d\u0438\u0437\u0430\u0446\u0438\u0438 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u043f\u043e\u0441\u043b\u0435 \u043e\u0431\u043d\u0430\u0440\u0443\u0436\u0435\u043d\u0438\u044f \u043e\u0448\u0438\u0431\u043a\u0438\">  <\/div>\n<\/div>\n<p>  <u>\u041f\u0440\u0438\u043c\u0435\u0447\u0430\u043d\u0438\u0435<\/u><br \/>  \u0418\u0437\u0432\u0438\u043d\u0438\u0442\u0435, \u043a\u0443\u0440\u0441\u043e\u0432 \u043f\u043e Quartus \u044f \u043d\u0435 \u043f\u0440\u043e\u0445\u043e\u0434\u0438\u043b \u0438 \u0432\u043e\u043f\u0440\u043e\u0441\u044b \u0437\u0430\u0434\u0430\u0432\u0430\u0442\u044c \u0431\u044b\u043b\u043e \u043d\u0435\u043a\u043e\u043c\u0443. \u041d\u0430 \u0447\u0442\u043e \u0441\u0430\u043c \u043d\u0430\u0442\u043a\u043d\u0443\u043b\u0441\u044f \u0438 \u043e \u0447\u0435\u043c \u043f\u0440\u0435\u0434\u0443\u043f\u0440\u0435\u0436\u0434\u0430\u044e \u0434\u0440\u0443\u0433\u0438\u0445 \u043d\u0430\u0447\u0438\u043d\u0430\u044e\u0449\u0438\u0445 \u041f\u041b\u0418\u0421\u043e\u0432\u043e\u0434\u043e\u0432: \u043e\u0431\u044f\u0437\u0430\u0442\u0435\u043b\u044c\u043d\u043e \u0441\u043e\u0437\u0434\u0430\u0432\u0430\u0439\u0442\u0435 \u0432 \u043f\u0440\u043e\u0435\u043a\u0442\u0435 SDC-\u0444\u0430\u0439\u043b \u0438 \u043e\u043f\u0438\u0441\u044b\u0432\u0430\u0439\u0442\u0435 \u0432 \u043d\u0435\u043c \u0442\u0430\u043a\u0442\u043e\u0432\u044b\u0435 \u0447\u0430\u0441\u0442\u043e\u0442\u044b. \u0414\u0430, \u043f\u0440\u043e\u0435\u043a\u0442 \u0441\u043e\u0431\u0438\u0440\u0430\u0435\u0442\u0441\u044f \u0438 \u0431\u0435\u0437 \u043d\u0435\u0433\u043e, \u043f\u0440\u0430\u0432\u0434\u0430 \u0432\u043e\u0437\u043c\u043e\u0436\u043d\u043e \u043f\u043e\u044f\u0432\u043b\u0435\u043d\u0438\u0435 \u043f\u0440\u0435\u0434\u0443\u043f\u0440\u0435\u0436\u0434\u0435\u043d\u0438\u0439, \u0435\u0441\u043b\u0438 \u0441\u0438\u043d\u0442\u0435\u0437\u0430\u0442\u043e\u0440 \u043d\u0435 \u0441\u043c\u043e\u0433 \u043e\u043f\u0440\u0435\u0434\u0435\u043b\u0438\u0442\u044c \u0432\u0440\u0435\u043c\u0435\u043d\u043d\u044b\u0435 \u0445\u0430\u0440\u0430\u043a\u0442\u0435\u0440\u0438\u0441\u0442\u0438\u043a\u0438 \u0442\u0430\u043a\u0442\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044f. \u042f \u0438\u0445 \u0441\u043d\u0430\u0447\u0430\u043b\u0430 \u0438\u0433\u043d\u043e\u0440\u0438\u0440\u043e\u0432\u0430\u043b, \u043f\u043e\u043a\u0430 \u043d\u0435 \u0443\u0431\u0438\u043b \u043f\u043e\u043b\u0434\u043d\u044f \u043d\u0430 \u043e\u043f\u0440\u0435\u0434\u0435\u043b\u0435\u043d\u0438\u0435 \u043f\u0440\u043e\u0431\u043b\u0435\u043c\u044b, \u043f\u043e\u0447\u0435\u043c\u0443 \u0443 \u043c\u0435\u043d\u044f \u0432 \u043c\u043e\u0434\u0443\u043b\u0435 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u043f\u0440\u0438 \u0432\u044b\u043f\u043e\u043b\u043d\u0435\u043d\u0438\u0438 \u043a\u043e\u0434\u0430  <\/p>\n<pre><code>if(rx == 1'b0) begin   busy &lt;= 1'b1;   d &lt;= 10'b1111111111;   cnt &lt;= 2'd0;   idle &lt;= 1'b0; end else begin <\/code><\/pre>\n<p>  \u0441\u0438\u0433\u043d\u0430\u043b\u044b busy \u0438 idle \u0443\u0441\u0442\u0430\u043d\u0430\u0432\u043b\u0438\u0432\u0430\u043b\u0438\u0441\u044c \u043f\u0440\u0430\u0432\u0438\u043b\u044c\u043d\u043e, \u0430 \u0432\u043e\u0442 \u0441\u043e\u0434\u0435\u0440\u0436\u0438\u043c\u043e\u0435 \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u0430 d \u0438\u043d\u043e\u0433\u0434\u0430 \u043d\u0435 \u0438\u0437\u043c\u0435\u043d\u044f\u043b\u043e\u0441\u044c.  <\/p>\n<div class=\"spoiler\"><b class=\"spoiler_title\">\u041f\u0440\u0438\u043b\u043e\u0436\u0435\u043d\u0438\u0435: SDC-\u0444\u0430\u0439\u043b \u043a \u043f\u0440\u043e\u0435\u043a\u0442\u0443<\/b><\/p>\n<div class=\"spoiler_text\">\n<pre><code>set_time_format -unit ns -decimal_places 3 # \u0422\u0430\u043a\u0442\u043e\u0432\u0430\u044f \u0447\u0430\u0441\u0442\u043e\u0442\u0430 50Mhz, (50\/50 duty cycle) create_clock -name {clk50mhz} -period 20.000 -waveform { 0.000 10.000 }   ##############################################################################  Now that we have created the custom clocks which will be base clocks,#  derive_pll_clock is used to calculate all remaining clocks for PLLs derive_pll_clocks -create_base_clocks derive_clock_uncertainty  # \u0421\u0438\u0433\u043d\u0430\u043b\u044b \u043e\u0442 PLL \u0441\u043e\u0444\u0442\u0438\u043d\u0430 \u0443\u043c\u0435\u0435\u0442 \u0441\u0447\u0438\u0442\u0430\u0442\u044c \u0441\u0430\u043c\u0430? #\t\taltpll_component.clk0_divide_by = 15625, #\t\taltpll_component.clk0_duty_cycle = 50, #\t\taltpll_component.clk0_multiply_by = 576, #\t\taltpll_component.clk0_phase_shift = \"0\", #create_generated_clock -name clk_1843200 -source [get_ports {clk50mhz}] -divide_by 15625 -multiply_by 576 -duty_cycle 50 -phase 0 -offset 0  # \u0414\u043b\u044f baudrate=38400 # \u0421\u0438\u0433\u043d\u0430\u043b \u0430\u043a\u0442\u0438\u0432\u0435\u043d \u0432 \u0442\u0435\u0447\u0435\u043d\u0438\u0438 1\/4 \u0446\u0438\u043a\u043b\u0430, \u0442.\u0435. duty=(1\/4)*100=25% #create_generated_clock -name uart_baud4 -source [get_nets {pll50mhz|altpll_component|auto_generated|wire_pll1_clk[0]}] -divide_by 12 -duty_cycle 25 [get_nets {uart_osc_1|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]}]  # \u0414\u043b\u044f baudrate=230400 # \u0421\u0438\u0433\u043d\u0430\u043b \u0430\u043a\u0442\u0438\u0432\u0435\u043d \u0432 \u0442\u0435\u0447\u0435\u043d\u0438\u0438 1\/4 \u0446\u0438\u043a\u043b\u0430, \u0442.\u0435. duty=(1\/4)*100=50% create_generated_clock -name uart_baud4 -source [get_nets {pll50mhz|altpll_component|auto_generated|wire_pll1_clk[0]}] -divide_by 2 -duty_cycle 25 [get_nets {uart_osc_1|LPM_COUNTER_component|auto_generated|counter_reg_bit[0]}]  # \u0414\u043b\u044f baudrate=460800 # \u0414\u0435\u043b\u0438\u0442\u0435\u043b\u044c \u0440\u0430\u0432\u0435\u043d 1, \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u0443\u0435\u0442\u0441\u044f \u043d\u0435\u043f\u043e\u0441\u0440\u0435\u0434\u0441\u0442\u0432\u0435\u043d\u043d\u043e \u0432\u044b\u0445\u043e\u0434 PLL, \u043f\u043e\u044d\u0442\u043e\u043c\u0443 \u043e\u043f\u0438\u0441\u0430\u043d\u0438\u0435 \u0434\u043e\u043f\u043e\u043b\u043d\u0438\u0442\u0435\u043b\u044c\u043d\u043e\u0439 \u0447\u0430\u0441\u0442\u043e\u0442\u044b \u043d\u0435 \u0442\u0440\u0435\u0431\u0443\u0435\u0442\u0441\u044f. <\/code><\/pre>\n<p>  <\/div>\n<\/div>\n<p>  \u0421\u043f\u0438\u0441\u043e\u043a \u0432\u043d\u0435\u0448\u043d\u0438\u0445 \u0441\u0441\u044b\u043b\u043e\u043a  <\/p>\n<ol>\n<li><a name=\"UART\"><\/a><a href=\"https:\/\/ru.wikipedia.org\/wiki\/%D0%A3%D0%BD%D0%B8%D0%B2%D0%B5%D1%80%D1%81%D0%B0%D0%BB%D1%8C%D0%BD%D1%8B%D0%B9_%D0%B0%D1%81%D0%B8%D0%BD%D1%85%D1%80%D0%BE%D0%BD%D0%BD%D1%8B%D0%B9_%D0%BF%D1%80%D0%B8%D1%91%D0%BC%D0%BE%D0%BF%D0%B5%D1%80%D0%B5%D0%B4%D0%B0%D1%82%D1%87%D0%B8%D0%BA\">\u0423\u043d\u0438\u0432\u0435\u0440\u0441\u0430\u043b\u044c\u043d\u044b\u0439 \u0430\u0441\u0438\u043d\u0445\u0440\u043e\u043d\u043d\u044b\u0439 \u043f\u0440\u0438\u0451\u043c\u043e\u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a (\u0412\u0438\u043a\u0438\u043f\u0435\u0434\u0438\u042f)<\/a> <\/li>\n<li><a name=\"FILTER\"><\/a><a href=\"https:\/\/ru.wikipedia.org\/wiki\/%D0%9C%D0%B0%D0%B6%D0%BE%D1%80%D0%B8%D1%82%D0%B0%D1%80%D0%BD%D1%8B%D0%B9_%D1%8D%D0%BB%D0%B5%D0%BC%D0%B5%D0%BD%D1%82\">\u041c\u0430\u0436\u043e\u0440\u0438\u0442\u0430\u0440\u043d\u044b\u0439 \u044d\u043b\u0435\u043c\u0435\u043d\u0442 (\u0412\u0438\u043a\u0438\u043f\u0435\u0434\u0438\u042f)<\/a><\/li>\n<\/ol>\n<\/div>\n<p>        <script class=\"js-mediator-script\">!function(e){function t(t,n){if(!(n in e)){for(var r,a=e.document,i=a.scripts,o=i.length;o--;)if(-1!==i[o].src.indexOf(t)){r=i[o];break}if(!r){r=a.createElement(\"script\"),r.type=\"text\/javascript\",r.async=!0,r.defer=!0,r.src=t,r.charset=\"UTF-8\";var d=function(){var e=a.getElementsByTagName(\"script\")[0];e.parentNode.insertBefore(r,e)};\"[object Opera]\"==e.opera?a.addEventListener?a.addEventListener(\"DOMContentLoaded\",d,!1):e.attachEvent(\"onload\",d):d()}}}t(\"\/\/mediator.mail.ru\/script\/2820404\/\",\"_mediator\")}(window);<\/script>     <br \/> \u0441\u0441\u044b\u043b\u043a\u0430 \u043d\u0430 \u043e\u0440\u0438\u0433\u0438\u043d\u0430\u043b \u0441\u0442\u0430\u0442\u044c\u0438 <a href=\"https:\/\/habr.com\/post\/427011\/\"> https:\/\/habr.com\/post\/427011\/<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"\n<div class=\"post__text post__text-html js-mediator-article\"><img decoding=\"async\" src=\"https:\/\/habrastorage.org\/webt\/vd\/rt\/t0\/vdrtt025hvmkjqjf05vhm3xpnne.png\" alt=\"\u041c\u043e\u0439 Hello World! \u043d\u0430 FPGA \u0438\u043b\u0438 \u043e\u0447\u0435\u0440\u0435\u0434\u043d\u0430\u044f \u0432\u0435\u0440\u0441\u0438\u044f UART\"><br \/>  \u041d\u0430\u043a\u043e\u043d\u0435\u0446-\u0442\u043e \u0443 \u043c\u0435\u043d\u044f \u0434\u043e\u0448\u043b\u0438 \u0440\u0443\u043a\u0438 \u0434\u043e \u0438\u0437\u0443\u0447\u0435\u043d\u0438\u044f \u041f\u041b\u0418\u0421. \u0410 \u0442\u043e \u043a\u0430\u043a-\u0442\u043e \u043d\u0435\u043f\u0440\u0430\u0432\u0438\u043b\u044c\u043d\u043e \u043f\u043e\u043b\u0443\u0447\u0430\u0435\u0442\u0441\u044f: \u0434\u0440\u0430\u0439\u0432\u0435\u0440\u0430 \u043d\u0430 \u0436\u0435\u043b\u0435\u0437\u043e \u043f\u043e\u0434 Linux \u043f\u0438\u0448\u0443, \u043c\u0438\u043a\u0440\u043e\u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440\u044b \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u0443\u044e, \u0441\u0445\u0435\u043c\u044b \u0447\u0438\u0442\u0430\u044e (\u0438 \u043d\u0435\u043c\u043d\u043e\u0433\u043e \u043f\u0440\u043e\u0435\u043a\u0442\u0438\u0440\u0443\u044e), \u043d\u0430\u0434\u043e \u0440\u0430\u0441\u0442\u0438 \u0434\u0430\u043b\u044c\u0448\u0435.<br \/>  \u0422\u0430\u043a \u043a\u0430\u043a \u043c\u0438\u0433\u0430\u0442\u044c \u0441\u0432\u0435\u0442\u043e\u0434\u0438\u043e\u0434\u0430\u043c\u0438 \u043c\u043d\u0435 \u043f\u043e\u043a\u0430\u0437\u0430\u043b\u043e\u0441\u044c \u043d\u0435 \u0438\u043d\u0442\u0435\u0440\u0435\u0441\u043d\u043e, \u0442\u043e \u0440\u0435\u0448\u0438\u043b \u0441\u0434\u0435\u043b\u0430\u0442\u044c \u043f\u0440\u043e\u0441\u0442\u0435\u043d\u044c\u043a\u0443\u044e \u0432\u0435\u0449\u044c. \u0410 \u0438\u043c\u0435\u043d\u043d\u043e \u043d\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u043c\u043e\u0434\u0443\u043b\u0438 \u043f\u0440\u0438\u0435\u043c\u043d\u0438\u043a\u0430 \u0438 \u043f\u0435\u0440\u0435\u0434\u0430\u0442\u0447\u0438\u043a\u0430 \u0434\u043b\u044f UART, \u043e\u0431\u044a\u0435\u0434\u0438\u043d\u0438\u0442\u044c \u0438\u0445 \u0432\u043d\u0443\u0442\u0440\u0438 FPGA (\u0437\u0430\u043e\u0434\u043d\u043e \u043f\u043e\u043d\u044f\u0442\u044c \u043a\u0430\u043a \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u043e\u0432\u0430\u0442\u044c IP Core), \u043d\u0443 \u0438 \u043f\u0440\u043e\u0442\u0435\u0441\u0442\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u044d\u0442\u043e \u0432\u0441\u0435 \u043d\u0430 \u0440\u0435\u0430\u043b\u044c\u043d\u043e\u043c \u0436\u0435\u043b\u0435\u0437\u0435.  <\/p>\n","protected":false},"author":1,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[],"tags":[],"class_list":["post-291056","post","type-post","status-publish","format-standard","hentry"],"_links":{"self":[{"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/posts\/291056","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=291056"}],"version-history":[{"count":0,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/posts\/291056\/revisions"}],"wp:attachment":[{"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=291056"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=291056"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=291056"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}