{"id":399920,"date":"2024-06-29T14:57:25","date_gmt":"2024-06-29T14:57:25","guid":{"rendered":"http:\/\/savepearlharbor.com\/?p=399920"},"modified":"-0001-11-30T00:00:00","modified_gmt":"-0001-11-29T21:00:00","slug":"","status":"publish","type":"post","link":"https:\/\/savepearlharbor.com\/?p=399920","title":{"rendered":"Simics: \u043a\u0442\u043e \u043d\u0435 RISC-\u0443\u0435\u0442, \u0442\u043e\u0442 \u043d\u0435 \u0432\u044b\u0438\u0433\u0440\u044b\u0432\u0430\u0435\u0442<\/span>"},"content":{"rendered":"
<\/div>\n
\n
\n
\n
\n

\u0414\u043e\u0431\u0440\u043e \u043f\u043e\u0436\u0430\u043b\u043e\u0432\u0430\u0442\u044c \u043d\u0430 \u043e\u0447\u0435\u0440\u0435\u0434\u043d\u043e\u0439 \u0448\u0430\u0431\u0430\u0448 \u043b\u044e\u0431\u0438\u0442\u0435\u043b\u0435\u0439 \u0438\u0441\u043f\u043e\u0440\u0442\u0438\u0442\u044c \u0441\u0435\u0431\u0435 \u0436\u0438\u0437\u043d\u044c \u0441\u0442\u0440\u0430\u043d\u043d\u044b\u043c \u0445\u043e\u0431\u0431\u0438! \u0420\u0435\u043f\u043e\u0440\u0442\u0430\u0436 \u0441 \u043f\u0440\u0435\u0434\u044b\u0434\u0443\u0449\u0435\u0439 \u0432\u0435\u0447\u0435\u0440\u0438\u043d\u043a\u0438 \u0432\u044b \u043c\u043e\u0436\u0435\u0442\u0435 \u043d\u0430\u0439\u0442\u0438 \u043f\u043e \u0441\u0441\u044b\u043b\u043a\u0435<\/a>. \u041d\u0430 \u043d\u0435\u0439 \u043c\u044b \u043f\u0440\u0430\u043a\u0442\u0438\u0447\u0435\u0441\u043a\u0438 \u00ab\u0441 \u043d\u0443\u043b\u044f\u00bb \u0441\u043e\u0437\u0434\u0430\u043b\u0438 \u043c\u043e\u0434\u0435\u043b\u044c \u043d\u0430\u0447\u0430\u043b\u044c\u043d\u043e\u0433\u043e \u0443\u0440\u043e\u0432\u043d\u044f \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u043e\u0433\u043e \u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440\u0430 \u043d\u0430 \u0431\u0430\u0437\u0435 RISC-\u043f\u0440\u043e\u0446\u0435\u0441\u0441\u043e\u0440\u0430. \u0421\u0435\u0433\u043e\u0434\u043d\u044f \u043c\u044b \u0441 \u0432\u0430\u043c\u0438 \u0431\u0443\u0434\u0435\u043c \u0434\u043e\u0431\u0430\u0432\u043b\u044f\u0442\u044c \u0440\u043e\u043c <\/s> ROM \u0438 \u043f\u043e\u043f\u0440\u043e\u0431\u0443\u0435\u043c \u043e\u0431\u0437\u0430\u0432\u0435\u0441\u0442\u0438\u0441\u044c \u0441\u0440\u0430\u0432\u043d\u0438\u0442\u0435\u043b\u044c\u043d\u043e \u043d\u0435\u0441\u043b\u043e\u0436\u043d\u043e\u0439 \u0437\u0430\u0449\u0438\u0442\u043e\u0439 \u043f\u0430\u043c\u044f\u0442\u0438. \u0418 \u043f\u0440\u0430\u0432\u0434\u0430, \u0447\u0442\u043e \u0437\u0430 \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u0430\u044f \u0441\u0438\u0441\u0442\u0435\u043c\u0430 \u0431\u0435\u0437 \u041f\u0417\u0423? \u041f\u0440\u0435\u0436\u0434\u0435 \u0447\u0435\u043c \u043c\u044b \u044d\u0442\u043e \u0441\u0434\u0435\u043b\u0430\u0435\u043c, \u043d\u0435\u043f\u043b\u043e\u0445\u043e \u0431\u044b \u043d\u0430\u0431\u0440\u043e\u0441\u0430\u0442\u044c \u043d\u0435\u043a\u043e\u0442\u043e\u0440\u044b\u0435 \u0434\u0435\u0442\u0430\u043b\u0438 \u043a\u043e\u043d\u0435\u0447\u043d\u043e\u0439 \u0430\u0440\u0445\u0438\u0442\u0435\u043a\u0442\u0443\u0440\u044b \u043d\u0430\u0448\u0435\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b. \u041f\u043e\u0447\u0435\u043c\u0443 \u0441\u0435\u0439\u0447\u0430\u0441? \u041f\u043e\u0442\u043e\u043c\u0443 \u0447\u0442\u043e ROM \u043d\u0443\u0436\u043d\u043e \u0431\u0443\u0434\u0435\u0442 \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u0442\u044c \u043f\u043e \u043a\u0430\u043a\u0438\u043c-\u0442\u043e \u0430\u0434\u0440\u0435\u0441\u0430\u043c, \u043a\u0430\u043a-\u0442\u043e \u043d\u0443\u0436\u043d\u043e \u0431\u0443\u0434\u0435\u0442 \u0443\u043f\u0440\u0430\u0432\u043b\u044f\u0442\u044c \u043b\u043e\u0433\u0438\u043a\u043e\u0439 \u0437\u0430\u0449\u0438\u0442\u044b \u043f\u0430\u043c\u044f\u0442\u0438, \u043e\u0441\u0442\u0430\u0432\u0438\u0442\u044c \u0447\u0442\u043e-\u043d\u0438\u0431\u0443\u0434\u044c \u00ab\u043d\u0430 \u0432\u044b\u0440\u043e\u0441\u0442\u00bb \u0438 \u043f\u0440\u0438 \u044d\u0442\u043e\u043c \u0433\u0434\u0435-\u0442\u043e \u0434\u043e\u043b\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u041e\u0417\u0423. \u0412\u043f\u0440\u043e\u0447\u0435\u043c, \u043e\u043f\u0438\u0441\u0430\u043d\u0438\u0435 \u0431\u0443\u0434\u0435\u0442 \u043d\u0435\u0431\u043e\u043b\u044c\u0448\u0438\u043c \ud83d\ude09<\/p>\n

<\/figcaption><\/figure>\n

\u0421\u043d\u0430\u0447\u0430\u043b\u0430 \u0431\u044b\u043b \u043f\u043b\u0430\u043d, \u0442\u0430\u043a \u043f\u043e\u0432\u0435\u043b\u0435\u043b \u0414\u0436\u043e\u0440\u0434\u0430\u043d
\u0420\u043e\u0431\u0435\u0440\u0442 \u0425\u0430\u0439\u043d\u043b\u0430\u0439\u043d \u00ab\u041f\u0430\u0441\u044b\u043d\u043a\u0438 \u0412\u0441\u0435\u043b\u0435\u043d\u043d\u043e\u0439\u00bb<\/em><\/p>\n

\u041f\u043b\u0430\u043d<\/h3>\n

\u041d\u0430\u0431\u0440\u043e\u0441\u0430\u0435\u043c, \u0445\u043e\u0442\u044f \u0431\u044b \u043c\u0438\u043d\u0438\u043c\u0430\u043b\u044c\u043d\u043e, \u0430\u0440\u0445\u0438\u0442\u0435\u043a\u0442\u0443\u0440\u0443 \u043d\u0430\u0448\u0435\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b. \u0412 \u0447\u0430\u0441\u0442\u043d\u043e\u0441\u0442\u0438, \u043a\u0430\u0440\u0442\u0443 \u043f\u0430\u043c\u044f\u0442\u0438. \u0427\u0442\u043e\u0431\u044b \u043d\u0435 \u0443\u0441\u043b\u043e\u0436\u043d\u044f\u0442\u044c, \u0432\u043e\u0441\u043f\u043e\u043b\u044c\u0437\u0443\u0435\u043c\u0441\u044f \u0441\u0442\u0430\u043d\u0434\u0430\u0440\u0442\u043d\u044b\u043c MMIO (Memory Mapped Input Output) \u043f\u043e\u0434\u0445\u043e\u0434\u043e\u043c, \u043f\u0440\u0438 \u043a\u043e\u0442\u043e\u0440\u043e\u043c \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u044b \u0438 \u0434\u0440\u0443\u0433\u0438\u0435 \u0440\u0435\u0441\u0443\u0440\u0441\u044b \u0443\u0441\u0442\u0440\u043e\u0439\u0441\u0442\u0432 (\u043d\u0430\u043f\u0440\u0438\u043c\u0435\u0440 FIFO, SRAM) \u0434\u043e\u0441\u0442\u0443\u043f\u043d\u044b \u043f\u043e \u0430\u0434\u0440\u0435\u0441\u0430\u043c \u043e\u0431\u044b\u0447\u043d\u043e\u0439 \u043f\u0430\u043c\u044f\u0442\u0438. \u0421\u043a\u0430\u0436\u0435\u043c, \u0437\u0430 \u044d\u0442\u043e \u0431\u0443\u0434\u0443\u0442 \u043e\u0442\u0432\u0435\u0447\u0430\u0442\u044c \u043f\u0435\u0440\u0432\u044b\u0435 64\u043a\u0431. \u041d\u0430\u0447\u0438\u043d\u0430\u044f \u0441 64\u043a\u0431 \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u043c \u041f\u0417\u0423. \u0420\u0430\u0437\u043c\u0435\u0440 \u041f\u0417\u0423 \u0443\u0441\u0442\u0430\u043d\u043e\u0432\u0438\u043c 256 \u043a\u0438\u043b\u043e\u0431\u0430\u0439\u0442. \u0414\u0430\u043b\u0435\u0435 \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u043c \u041e\u0417\u0423 \u0440\u0430\u0437\u043c\u0435\u0440\u043e\u043c 4\u041c\u0431 \u2013 \u0435\u0433\u043e \u043f\u043e\u0441\u0442\u043e\u044f\u043d\u043d\u043e \u043d\u0435 \u0445\u0432\u0430\u0442\u0430\u0435\u0442, \u0438 \u0442\u0430\u043a \u0435\u0433\u043e \u0431\u0443\u0434\u0435\u0442 \u043f\u0440\u043e\u0449\u0435 \u043d\u0430\u0440\u0430\u0449\u0438\u0432\u0430\u0442\u044c. \u0418\u0442\u043e\u0433\u043e:<\/p>\n

<\/figcaption><\/figure>\n

\u0414\u043e\u0431\u0430\u0432\u043b\u044f\u0435\u043c RoM<\/h3>\n

\u0412\u0435\u0440\u043d\u0435\u043c\u0441\u044f \u043a \u043c\u043e\u0434\u0435\u043b\u0438. \u0418\u0437\u0432\u043b\u0435\u0447\u0435\u043c \u0444\u0430\u0439\u043b \u043a\u043e\u043c\u043f\u043e\u043d\u0435\u043d\u0442\u044b myrisc_comp.py<\/em> \u0438 \u043f\u043e\u0441\u043c\u043e\u0442\u0440\u0438\u043c \u043d\u0430 \u0440\u0435\u0430\u043b\u0438\u0437\u0430\u0446\u0438\u044e \u043f\u043e\u0434\u043a\u043b\u044e\u0447\u0435\u043d\u0438\u044f \u043f\u0430\u043c\u044f\u0442\u0438 (RAM):<\/p>\n

    ...     mem = self.add_pre_obj('ram', 'ram')     mem_image = self.add_pre_obj('mem_image', 'image')     mem_image.size = self.mem_size.val     mem.image = mem_image     phys_mem.map = ...<\/code><\/pre>\n
\u0414\u043e\u0431\u0430\u0432\u0438\u043c ROM \u0438 \u043e\u0441\u0442\u0430\u0432\u0438\u043c MMIO-\u043e\u043a\u043d\u043e:<\/p>\n
DEF_RAM_SIZE = 0x400000 DEF_MMIO_SIZE = 0x10000 DEF_ROM_SIZE = 0x40000 ... rom = self.add_pre_obj('rom', 'rom') rom_image = self.add_pre_obj('rom_image', 'image')  rom_image.size = DEF_ROM_SIZE rom.image = rom_image phys_mem.map = [[DEF_MMIO_SIZE, rom, 0, 0, DEF_ROM_SIZE], [DEF_MMIO_SIZE+DEF_ROM_SIZE, mem, 0, 0, self.mem_size.val] ...<\/code><\/pre>\n
\u041e\u0431\u0440\u0430\u0442\u0438\u0442\u0435 \u0432\u043d\u0438\u043c\u0430\u043d\u0438\u0435: \u043c\u044b \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u043b\u0438 ROM, \u043d\u0430\u0447\u0438\u043d\u0430\u044f \u0441 \u0430\u0434\u0440\u0435\u0441\u0430 0x10000<\/em>, \u043e\u0441\u0442\u0430\u0432\u0438\u0432, \u0442\u0430\u043a\u0438\u043c \u043e\u0431\u0440\u0430\u0437\u043e\u043c, \u0434\u0438\u0430\u043f\u0430\u0437\u043e\u043d \u0430\u0434\u0440\u0435\u0441\u043e\u0432 0x0…0xFFFF<\/em> \u0434\u043b\u044f \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u043e\u0432 \u0432\u0432\u043e\u0434\u0430-\u0432\u044b\u0432\u043e\u0434\u0430.<\/p>\n
\u0421\u043a\u043e\u043c\u043f\u0438\u043b\u0438\u0440\u0443\u0435\u043c \u0438 \u043f\u043e\u0441\u043c\u043e\u0442\u0440\u0438\u043c \u0447\u0442\u043e \u0443 \u043d\u0430\u0441 \u043f\u043e\u043b\u0443\u0447\u0438\u043b\u043e\u0441\u044c. \u0417\u0430\u043f\u0443\u0441\u0442\u0438\u043c Simics \u0438 \u0437\u0430\u0433\u0440\u0443\u0437\u0438\u043c \u043c\u043e\u0434\u0435\u043b\u044c \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u0443\u044f \u043f\u043e\u0434\u0433\u043e\u0442\u043e\u0432\u043b\u0435\u043d\u043d\u044b\u0439 \u0440\u0430\u043d\u0435\u0435 \u0441\u043a\u0440\u0438\u043f\u0442:<\/p>\n
simics> run-command-file \"%simics%\/targets\/myrisc.simics\" Status of controller [class RISC_controller] ============================================  Setup:     Top component : controller      Instantiated : True       System Info :   Attributes:          freq_mhz : 40          mem_size : 4194304  Connections:<\/code><\/pre>\n
\u041f\u043e\u043f\u0440\u043e\u0431\u0443\u0435\u043c \u0437\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u0438 \u043f\u0440\u043e\u0447\u0438\u0442\u0430\u0442\u044c \u043f\u043e \u0430\u0434\u0440\u0435\u0441\u0430\u043c RAM \u0438 ROM:<\/p>\n
simics> output-radix 16 simics> controller.phys_mem.write(0x10002, 0xFFFF) simics> controller.phys_mem.read(0x10002) 0x0 (BE) simics> controller.phys_mem.write(0x50002, 0xFFFF) simics> controller.phys_mem.read(0x50002) 0xffff (BE)<\/code><\/pre>\n
ROM \u0432\u0435\u0434\u0435\u0442 \u0441\u0435\u0431\u044f \u043e\u0436\u0438\u0434\u0430\u0435\u043c\u043e — \u043f\u043e\u043f\u044b\u0442\u043a\u0438 \u0437\u0430\u043f\u0438\u0441\u0438 \u043f\u0440\u043e\u0441\u0442\u043e \u0438\u0433\u043d\u043e\u0440\u0438\u0440\u0443\u044e\u0442\u0441\u044f. \u0418\u0437 \u044d\u0442\u043e\u0433\u043e \u0441\u043b\u0435\u0434\u0443\u0435\u0442, \u0447\u0442\u043e \u043f\u043e \u043c\u0435\u043d\u044c\u0448\u0435\u0439 \u043c\u0435\u0440\u0435, \u0444\u0443\u043d\u043a\u0446\u0438\u043e\u043d\u0430\u043b\u044c\u043d\u043e \u0432\u0441\u0435 \u0437\u0430\u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u043e\u0432\u0430\u043d\u043e \u043f\u0440\u0430\u0432\u0438\u043b\u044c\u043d\u043e.<\/p>\n
\u0410 \u043a\u0430\u043a \u0436\u0435 \u0443\u0437\u043d\u0430\u0442\u044c \u043f\u043e \u043a\u0430\u043a\u0438\u043c \u0430\u0434\u0440\u0435\u0441\u0430\u043c \u0447\u0442\u043e \u0440\u0430\u0441\u043f\u043e\u043b\u043e\u0436\u0435\u043d\u043e? \u0412\u043e\u0442 \u0442\u0430\u043a \u2014 \u043e\u0431\u044a\u0435\u043a\u0442 phys_mem<\/em> \u043f\u0440\u0435\u0434\u0441\u0442\u0430\u0432\u043b\u044f\u0435\u0442 \u0441\u043e\u0431\u043e\u0439 \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u0435 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u043e \u0438 \u0443 \u043d\u0435\u0433\u043e \u0435\u0441\u0442\u044c \u0441\u0432\u043e\u0439\u0441\u0442\u0432\u043e map<\/em>, \u043a\u043e\u0442\u043e\u0440\u043e\u0435 \u043c\u044b \u043d\u0430\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u043b\u0438 \u0432\u044b\u0448\u0435. \u0427\u0442\u043e \u0438 \u043a\u0430\u043a \u00ab\u043d\u0430\u043c\u0430\u043f\u043b\u0435\u043d\u043e\u00bb \u043c\u043e\u0436\u043d\u043e \u043f\u043e\u0441\u043c\u043e\u0442\u0440\u0435\u0442\u044c \u043e\u0434\u043d\u043e\u0438\u043c\u0435\u043d\u043d\u043e\u0439 \u043a\u043e\u043c\u0430\u043d\u0434\u043e\u0439 \u044d\u0442\u043e\u0433\u043e \u043e\u0431\u044a\u0435\u043a\u0442\u0430:<\/p>\n
simics> controller.phys_mem.map \u250c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2510 \u2502   Base\u2502Object        \u2502Fn\u2502Offset\u2502  Length\u2502Target\u2502Prio\u2502Align\u2502Swap\u2502 \u251c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2524 \u25020x10000\u2502controller.rom\u2502  \u2502   0x0\u2502 0x40000\u2502      \u2502   0\u2502     \u2502    \u2502 \u25020x50000\u2502controller.ram\u2502  \u2502   0x0\u25020x400000\u2502      \u2502   0\u2502     \u2502    \u2502 \u2514\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2518<\/code><\/pre>\n
\u041d\u043e \u043e\u0442\u043b\u0430\u0434\u043a\u0430 \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u043e\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b \u043f\u0440\u0435\u0434\u043f\u043e\u043b\u0430\u0433\u0430\u0435\u0442 \u0440\u0435\u0433\u0443\u043b\u044f\u0440\u043d\u0443\u044e \u043f\u0435\u0440\u0435\u0437\u0430\u043f\u0438\u0441\u044c firmware, \u043a\u0430\u043a \u0447\u0430\u0441\u0442\u044c \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u0430 \u0440\u0430\u0437\u0440\u0430\u0431\u043e\u0442\u043a\u0438. \u0410 \u043a\u0430\u043a \u043d\u0430\u043c \u0437\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u0432 \u043d\u0430\u0448 ROM \u0447\u0442\u043e-\u043d\u0438\u0431\u0443\u0434\u044c \u043f\u043e\u043b\u0435\u0437\u043d\u043e\u0435? \u0412 Simics \u0435\u0441\u0442\u044c \u0437\u0430\u043c\u0435\u0447\u0430\u0442\u0435\u043b\u044c\u043d\u0430\u044f \u0432\u043e\u0437\u043c\u043e\u0436\u043d\u043e\u0441\u0442\u044c — \u0431\u0435\u0437 \u0437\u0430\u0442\u0435\u0439, \u043f\u0440\u044f\u043c\u043e \u00ab\u043f\u043e\u0434\u0433\u0440\u0443\u0437\u0438\u0442\u044c\u00bb \u0434\u0432\u043e\u0438\u0447\u043d\u044b\u0439 \u0444\u0430\u0439\u043b \u043f\u043e \u0437\u0430\u0434\u0430\u043d\u043d\u043e\u043c\u0443 \u0430\u0434\u0440\u0435\u0441\u0443 \u043f\u0430\u043c\u044f\u0442\u0438. \u042f \u043f\u0440\u0438\u0432\u0435\u0434\u0443 \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u044f \u0432 \u0444\u0430\u0439\u043b\u0435 myrisc_comp.py, <\/em>\u0430 <\/em>\u043f\u043e\u043b\u043d\u043e\u0441\u0442\u044c\u044e \u0444\u0430\u0439\u043b\u044b \u043f\u0440\u043e\u0435\u043a\u0442\u0430 \u043c\u043e\u0436\u043d\u043e \u043f\u043e\u0441\u043c\u043e\u0442\u0440\u0435\u0442\u044c \u043d\u0430 Github-\u0435<\/a>:<\/p>\n
DEF_RAM_SIZE = 0x400000 DEF_MMIO_SIZE = 0x10000 DEF_ROM_SIZE = 0x40000  class RISC_controller(StandardConnectorComponent):     \"\"\"Base class for RISC controller.\"\"\"  ...     class firmware(SimpleConfigAttribute('', 's')):         \"\"\"Controller's firmware file to use.\"\"\"         def lookup(self):             if self.val:                 lookup = simics.SIM_lookup_file(self.val)                 if not lookup:                     print('firmware file %s is not found' % self.val)                     return ''                 return lookup             return self.val  ...     class component(StandardComponent.component):         def pre_instantiate(self):             return self._up.pre_instantiate_controller()         def post_instantiate(self):             self._up.post_instantiate_controller()          def pre_instantiate_controller(self):         return True      def post_instantiate_controller(self):         self.load_firmware();  ...     def add_objects(self):         cpu_core = self.add_pre_obj('cpu_core', 'sample-risc-core')         cpu = self.add_pre_obj('cpu', 'sample-risc')         cpu.freq_mhz = self.freq_mhz.val         cpu.current_risc_core = cpu_core         cpu_core.sample_risc = cpu         phys_mem = self.add_pre_obj('phys_mem', 'memory-space')         phys_mem.map = []         cpu_core.physical_memory_space = phys_mem         mem = self.add_pre_obj('ram', 'ram')         mem_image = self.add_pre_obj('mem_image', 'image')         mem_image.size = self.mem_size.val         mem.image = mem_image         phys_mem.map += [[DEF_MMIO_SIZE+DEF_ROM_SIZE, mem, 0, 0, self.mem_size.val]]          # Firmware         rom = self.add_pre_obj('rom', 'rom')         rom_image = self.add_pre_obj('rom_image', 'image')         rom_image.size = DEF_ROM_SIZE         rom.image = rom_image         phys_mem.map += [[DEF_MMIO_SIZE, rom, 0, 0, DEF_ROM_SIZE]]      def load_firmware(self):         if self.firmware.lookup():             # Load the firmware into the ROM area             simics.SIM_load_file(self.get_slot('phys_mem'), self.firmware.val,                                  DEF_MMIO_SIZE, DEF_ROM_SIZE, True) ...<\/code><\/pre>\n
\u0427\u0442\u043e \u043c\u044b \u0432\u0438\u0434\u0438\u043c? \u041f\u0440\u0438 \u0438\u043d\u0441\u0442\u0430\u043d\u0446\u0438\u0430\u0446\u0438\u0438 \u043e\u0431\u044a\u0435\u043a\u0442\u0430 \u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440\u0430 \u0432 \u043f\u0430\u043c\u044f\u0442\u044c \u043f\u043e \u0430\u0434\u0440\u0435\u0441\u0443  DEF_MMIO_SIZE  <\/em>(\u043a\u043e\u0434 \u043c\u0435\u0442\u043e\u0434\u0430 load_firmware<\/em>) \u0437\u0430\u043f\u0438\u0441\u044b\u0432\u0430\u0435\u0442\u0441\u044f \u0441\u043e\u0434\u0435\u0440\u0436\u0438\u043c\u043e\u0435 \u0444\u0430\u0439\u043b\u0430, \u043f\u0435\u0440\u0435\u0434\u0430\u0432\u0430\u0435\u043c\u043e\u0435 \u0432 \u043c\u043e\u0434\u0435\u043b\u044c \u0447\u0435\u0440\u0435\u0437 \u0430\u0442\u0440\u0438\u0431\u0443\u0442 firmware<\/em>. \u0427\u0442\u043e\u0431\u044b \u043d\u0435 \u043f\u0435\u0440\u0435\u0433\u0440\u0443\u0436\u0430\u0442\u044c \u043a\u043e\u0434 \u043f\u0440\u0438\u043c\u0435\u0440\u0430, \u044f \u043e\u0441\u0442\u0430\u0432\u0438\u043b \u00ab\u0437\u0430 \u0431\u043e\u0440\u0442\u043e\u043c\u00bb \u043f\u0440\u043e\u0432\u0435\u0440\u043a\u0443 \u0440\u0430\u0437\u043c\u0435\u0440\u0430 \u0444\u0430\u0439\u043b\u0430 (\u0435\u0441\u043b\u0438 \u043e\u043d \u0431\u0443\u0434\u0435\u0442 \u0431\u043e\u043b\u044c\u0448\u0435, \u0442\u043e \u00ab\u0437\u0430\u043b\u0435\u0437\u0435\u0442\u00bb \u0432 \u0430\u0434\u0440\u0435\u0441\u0430 \u041e\u0417\u0423). \u041a\u0440\u043e\u043c\u0435 \u0442\u043e\u0433\u043e, \u0445\u043e\u0442\u044f \u043c\u044b \u0432 \u043d\u0430\u0441\u0442\u043e\u044f\u0449\u0435\u043c \u043f\u0440\u0438\u043c\u0435\u0440\u0435 \u0437\u0430\u0433\u0440\u0443\u0436\u0430\u0435\u043c \u0434\u0432\u043e\u0438\u0447\u043d\u044b\u0439 \u0444\u0430\u0439\u043b, \u043d\u0438\u043a\u0442\u043e \u043d\u0435 \u043c\u0435\u0448\u0430\u0435\u0442 \u043d\u0430\u043c \u0447\u0438\u0442\u0430\u0442\u044c \u0442\u0435\u043a\u0441\u0442\u043e\u0432\u044b\u0439 \u0448\u0435\u0441\u0442\u043d\u0430\u0434\u0446\u0430\u0442\u0435\u0440\u0438\u0447\u043d\u044b\u0439-\u0434\u0430\u043c\u043f, srec-\u0444\u0430\u0439\u043b \u0438 \u0442.\u00a0\u0434., \u0434\u0430 \u0445\u043e\u0442\u044c \u043d\u0430\u0441\u0442\u043e\u044f\u0449\u0438\u0439 ROM \u043c\u043e\u0436\u043d\u043e \u0441\u0447\u0438\u0442\u044b\u0432\u0430\u0442\u044c \u2014 Python<\/em>-\u0441, \u0433\u043e\u0441\u043f\u043e\u0434\u0430.<\/p>\n
\u041e\u043f\u0435\u0440\u0430\u0446\u0438\u044f \u043f\u043e \u0432\u0436\u0438\u0432\u043b\u0435\u043d\u0438\u044e ROM \u043d\u0435 \u0431\u0443\u0434\u0435\u0442 \u0432\u044b\u0433\u043b\u044f\u0434\u0435\u0442\u044c \u0437\u0430\u0432\u0435\u0440\u0448\u0435\u043d\u043d\u043e\u0439 \u0431\u0435\u0437 \u043d\u0435\u043a\u043e\u0442\u043e\u0440\u044b\u0445 \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u0439 \u0432 \u043d\u0430\u0448\u0435\u043c \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u043c \u0441\u043a\u0440\u0438\u043f\u0442\u0435, \u0444\u0430\u0439\u043b\u0435 myrisc.simics<\/em>:<\/p>\n
load-module myrisc-comp $controller=(create-RISC-controller name=\"controller\" firmware=\"%simics%\/targets\/risc.bin\") instantiate-components output-radix 16 controller.status<\/code><\/pre>\n
\u041f\u0435\u0440\u0432\u043e\u0435 \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u0435 \u043a\u0430\u0441\u0430\u0435\u0442\u0441\u044f \u0441\u043e\u0431\u0441\u0442\u0432\u0435\u043d\u043d\u043e ROM, \u0432\u0442\u043e\u0440\u043e\u0435 \u0434\u043e\u0431\u0430\u0432\u043b\u0435\u043d\u043e \u0434\u043b\u044f \u0443\u0434\u043e\u0431\u0441\u0442\u0432\u0430. \u041d\u0435 \u0437\u043d\u0430\u044e, \u043a\u043e\u043c\u0443 \u043a\u0430\u043a, \u043d\u043e \u043c\u043d\u0435 \u043d\u0430\u0434\u043e\u0435\u043b\u043e \u0432\u0432\u043e\u0434\u0438\u0442\u044c \u00aboutput-radix 16\u00bb <\/em>\u0440\u0443\u043a\u0430\u043c\u0438 \ud83d\ude09<\/p>\n
\u0412\u0440\u0435\u043c\u044f \u043f\u0440\u043e\u0432\u0435\u0440\u0438\u0442\u044c, \u043a\u0430\u043a \u044d\u0442\u043e \u0432\u0441\u0435 \u0432\u0437\u043b\u0435\u0442\u0430\u0435\u0442\u2026 \u0421\u0435\u043a\u0443\u043d\u0434\u0443, \u0443 \u043d\u0430\u0441 \u043d\u0435\u0442 \u043f\u043e\u043a\u0430 \u0444\u0430\u0439\u043b firmware! \u041d\u0435 \u0431\u0435\u0434\u0430: \u043f\u043e\u043a\u0430 \u043c\u044b \u043d\u0435 \u0437\u0430\u043f\u0443\u0441\u043a\u0430\u0435\u043c \u0440\u0435\u0430\u043b\u044c\u043d\u044b\u0435 \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u044b \u0434\u043b\u044f \u043d\u0430\u0448\u0438\u0445 \u0446\u0435\u043b\u0435\u0439 \u0432\u043f\u043e\u043b\u043d\u0435 \u0445\u0432\u0430\u0442\u0438\u0442 \u0444\u0430\u0439\u043b\u0430, \u0437\u0430\u043f\u043e\u043b\u043d\u0435\u043d\u043d\u043e\u0433\u043e \u043f\u0440\u043e\u0438\u0437\u0432\u043e\u043b\u044c\u043d\u044b\u043c\u0438 \u0434\u0430\u043d\u043d\u044b\u043c\u0438. \u0421\u043e\u0437\u0434\u0430\u0434\u0438\u043c \u0444\u0430\u0439\u043b risc.bin<\/em> \u0432 \u043a\u0430\u0442\u0430\u043b\u043e\u0433\u0435 targets<\/em> \u043d\u0430\u0448\u0435\u0433\u043e \u0434\u0435\u0440\u0435\u0432\u0430 \u043f\u0440\u043e\u0435\u043a\u0442\u0430:<\/p>\n
$> head -c 256k <\/dev\/urandom >risc.bin<\/code><\/pre>\n
\u0417\u0430\u043f\u0443\u0441\u0442\u0438\u043c \u0441\u0438\u043c\u0443\u043b\u044f\u0446\u0438\u044e \u0438 \u043f\u0440\u043e\u0447\u0438\u0442\u0430\u0435\u043c \u0441\u043e\u0434\u0435\u0440\u0436\u0438\u043c\u043e\u0435 \u041f\u0417\u0423 \u043f\u043e \u0435\u0433\u043e \u043d\u0430\u0447\u0430\u043b\u044c\u043d\u043e\u043c\u0443 \u0430\u0434\u0440\u0435\u0441\u0443:<\/p>\n
simics> run-command-file \"%simics%\/targets\/myrisc.simics\" \u2026 simics> controller.phys_mem.examine-memory 0x10000 size=32 p:0x00010000  b225 241c a820 f6dd 55e2 977c bc24 1979  .%$.. ..U..|.$.y p:0x00010010  4f01 1bb8 30ac b077 00b2 55be 9b28 b3a1  O...0..w..U..(..<\/code><\/pre>\n
\u0423\u0436\u0435 \u043d\u0435 0, \u044d\u0442\u043e \u0440\u0430\u0434\u0443\u0435\u0442. \u0415\u0441\u043b\u0438 \u0436\u0435 \u0437\u0430\u0433\u043b\u044f\u043d\u0443\u0442\u044c \u0432 \u0441\u0433\u0435\u043d\u0435\u0440\u0438\u0440\u043e\u0432\u0430\u043d\u043d\u044b\u0439 \u0444\u0430\u0439\u043b, \u0442\u043e \u044d\u0442\u043e \u043a\u0430\u043a \u0440\u0430\u0437 \u0442\u0435 \u0434\u0430\u043d\u043d\u044b\u0435, \u043a\u043e\u0442\u043e\u0440\u044b\u0435 \u0442\u0430\u043c \u043b\u0435\u0436\u0430\u0442, \u0442\u043e\u043b\u044c\u043a\u043e \u043f\u043e\u0440\u044f\u0434\u043e\u043a \u0431\u0430\u0439\u0442 \u0440\u0430\u0437\u043b\u0438\u0447\u0430\u0435\u0442\u0441\u044f. \u041e\u043d\u043e \u0438 \u043f\u0440\u0430\u0432\u0438\u043b\u044c\u043d\u043e, \u0445\u043e\u0441\u0442 \u0441\u0438\u0441\u0442\u0435\u043c\u0430 \u043d\u0430 \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u043e\u0440\u0435 Intel, \u0430 \u0441\u0438\u043c\u0443\u043b\u0438\u0440\u0443\u0435\u043c \u043c\u044b RISC big-endian:<\/p>\n
$> hexdump risc.bin -n 32 0000000 25b2 1c24 20a8 ddf6 e255 7c97 24bc 7919 0000010 014f b81b ac30 77b0 b200 be55 289b a1b3<\/code><\/pre>\n
\u0412\u043e\u0442 \u0442\u0430\u043a, \u0434\u043e\u0441\u0442\u0430\u0442\u043e\u0447\u043d\u043e \u0440\u0443\u0442\u0438\u043d\u043d\u043e, \u043c\u043e\u0436\u043d\u043e \u0437\u0430\u0441\u0442\u0430\u0432\u0438\u0442\u044c \u043d\u0430\u0448 \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u044b\u0439 \u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440 \u043e\u0431\u0437\u0430\u0432\u0435\u0441\u0442\u0438\u0441\u044c \u043f\u0440\u043e\u0448\u0438\u0432\u043a\u043e\u0439.<\/p>\n
\u0414\u0430\u0436\u0435 \u0441\u0430\u043c\u043e\u043c\u0443 \u0441\u043c\u0435\u043b\u043e\u043c\u0443 \u041e\u0417\u0423 \u043d\u0443\u0436\u043d\u0430 \u0437\u0430\u0449\u0438\u0442\u0430<\/h3>\n
\u0414\u0430\u0436\u0435 \u0432 \u043d\u0435\u0431\u043e\u043b\u044c\u0448\u043e\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u0435 \u0443 \u043d\u0430\u0441 \u043c\u043e\u0436\u0435\u0442 \u043f\u0440\u0438\u0441\u0443\u0442\u0441\u0442\u0432\u043e\u0432\u0430\u0442\u044c \u043a\u0430\u043a\u043e\u0439-\u043b\u0438\u0431\u043e \u043c\u043e\u043d\u0438\u0442\u043e\u0440, \u0433\u0438\u043f\u0435\u0440\u0432\u0438\u0437\u043e\u0440 \u0438\u043b\u0438 \u0436\u0435 \u0434\u0440\u0443\u0433\u043e\u0435 \u044f\u0434\u0440\u043e, \u043a\u043e\u0442\u043e\u0440\u043e\u0435 \u0443\u043f\u0440\u0430\u0432\u043b\u044f\u0435\u0442 \u0437\u0430\u0433\u0440\u0443\u0437\u043a\u043e\u0439, \u0434\u0438\u0441\u043f\u0435\u0442\u0447\u0435\u0440\u0438\u0437\u0430\u0446\u0438\u0435\u0439, \u043f\u0440\u0435\u0434\u043e\u0441\u0442\u0430\u0432\u043b\u044f\u0435\u0442 API, \u0432 \u043e\u0431\u0449\u0435\u043c, \u0438\u0433\u0440\u0430\u0435\u0442 \u0440\u043e\u043b\u044c \u043e\u043f\u0435\u0440\u0430\u0446\u0438\u043e\u043d\u043d\u043e\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b. \u0418 \u0434\u043b\u044f \u043d\u0430\u0434\u0435\u0436\u043d\u043e\u0439 \u0440\u0430\u0431\u043e\u0442\u044b \u044d\u0442\u043e\u0433\u043e \u043a\u043e\u0434\u0430, \u043d\u0435\u043f\u043b\u043e\u0445\u043e \u0431\u044b\u043b\u043e \u0431\u044b \u043a\u0430\u043a-\u0442\u043e \u0437\u0430\u0449\u0438\u0442\u0438\u0442\u044c \u0435\u0433\u043e \u0441\u0442\u0440\u0443\u043a\u0442\u0443\u0440\u044b \u0434\u0430\u043d\u043d\u044b\u0445 \u0432 \u041e\u0417\u0423. \u0414\u043e\u0431\u0430\u0432\u0438\u043c \u043f\u0440\u0438\u043c\u0438\u0442\u0438\u0432\u043d\u0443\u044e \u0437\u0430\u0449\u0438\u0442\u0443 \u043f\u0430\u043c\u044f\u0442\u0438. \u0417\u0430\u0449\u0438\u0449\u0430\u0442\u044c \u0431\u0443\u0434\u0435\u043c \u0434\u0432\u0430 \u0440\u0435\u0433\u0438\u043e\u043d\u0430  \u043d\u0430\u043f\u0440\u0438\u043c\u0435\u0440, \u0447\u0430\u0441\u0442\u044c MMIO-\u043e\u0431\u043b\u0430\u0441\u0442\u0438 \u0438 \u043e\u0431\u043b\u0430\u0441\u0442\u044c \u0441\u043e \u0441\u0442\u0440\u0443\u043a\u0442\u0443\u0440\u0430\u043c\u0438 \u0434\u0430\u043d\u043d\u044b\u0445 \u043c\u043e\u043d\u0438\u0442\u043e\u0440\u0430. \u0414\u043b\u044f \u044d\u0442\u043e\u0433\u043e \u043d\u0430\u043c \u043f\u043e\u043d\u0430\u0434\u043e\u0431\u0438\u0442\u0441\u044f \u043f\u043e \u043f\u0430\u0440\u0435 \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u043e\u0432 \u0434\u043b\u044f \u043e\u043f\u0440\u0435\u0434\u0435\u043b\u0435\u043d\u0438\u044f \u043a\u0430\u0436\u0434\u043e\u0433\u043e \u0437\u0430\u0449\u0438\u0449\u0430\u0435\u043c\u043e\u0433\u043e \u0440\u0435\u0433\u0438\u043e\u043d\u0430 \u0438 \u043f\u043e \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u0443 \u0434\u043b\u044f \u0443\u043f\u0440\u0430\u0432\u043b\u0435\u043d\u0438\u044f.  <\/p>\n
\u0412 \u043a\u0430\u0442\u0430\u043b\u043e\u0433\u0435 modules<\/em> \u0434\u0435\u0440\u0435\u0432\u0430 Simics \u0441\u043e\u0437\u0434\u0430\u0434\u0438\u043c \u043f\u0430\u043f\u043a\u0443 mem-mng<\/em> \u0438 \u0432 \u043d\u0435\u0439 \u0444\u0430\u0439\u043b\u044b \u2014 Makefile<\/em>, module_load.my <\/em>\u0438 mem-mng.dml. <\/em> <\/p>\n
Makefile:<\/em><\/p>\n
#                                                              -*- Makefile -*- # Simics module makefile # MODULE_CLASSES = mem_mng SRC_FILES = mem-mng.dml PYTHON_FILES = module_load.py SIMICS_API := 6 THREAD_SAFE:= yes include $(MODULE_MAKEFILE)<\/code><\/pre>\n
\u0424\u0430\u0439\u043b module_load.my <\/em>\u043f\u0440\u0430\u043a\u0442\u0438\u0447\u0435\u0441\u043a\u0438 \u043f\u0443\u0441\u0442\u043e\u0439. \u0412 \u0434\u0430\u043b\u044c\u043d\u0435\u0439\u0448\u0435\u043c, \u0432 \u043d\u0435\u043c \u043c\u043e\u0436\u043d\u043e \u0431\u0443\u0434\u0435\u0442 \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u0442\u044c \u0440\u0430\u0437\u043b\u0438\u0447\u043d\u044b\u0435 \u0434\u043e\u043f\u043e\u043b\u043d\u0438\u0442\u0435\u043b\u044c\u043d\u044b\u0435 \u043a\u043e\u043c\u0430\u043d\u0434\u044b, \u0441\u0432\u044f\u0437\u0430\u043d\u043d\u044b\u0435 \u0441 \u0443\u043f\u0440\u0430\u0432\u043b\u0435\u043d\u0438\u0435\u043c \u043f\u0430\u043c\u044f\u0442\u044c\u044e:<\/em><\/p>\n
# device_name = \"mem_mng\"<\/code><\/pre>\n
\u041d\u0443 \u0438 \u0441\u0430\u043c\u044b\u0439 \u0438\u043d\u0442\u0435\u0440\u0435\u0441\u043d\u044b\u0439 \u0444\u0430\u0439\u043b mem-mng.dml \u2014 <\/em>\u0441\u043e\u0431\u0441\u0442\u0432\u0435\u043d\u043d\u043e \u043c\u043e\u0434\u0435\u043b\u044c \u0443\u0441\u0442\u0440\u043e\u0439\u0441\u0442\u0432\u0430 \u0443\u043f\u0440\u0430\u0432\u043b\u0435\u043d\u0438\u044f \u0437\u0430\u0449\u0438\u0442\u043e\u0439 \u043f\u0430\u043c\u044f\u0442\u0438:<\/p>\n
dml 1.4;  device mem_mng;  import \"simics\/devs\/translator.dml\"; import \"simics\/devs\/memory-space.dml\";  param TOTAL_PROTECTED_AREAS = 2;  template simple_map_target {     is connect;     session const map_target_t *map_target;      method set(conf_object_t *obj) {         default(obj);         map_target = SIM_new_map_target(this.obj, NULL, NULL);     } }  connect mem_tgt {     param documentation = \"Memory for default access\";     param type = \"o\";     param required = true;     interface memory_space;     is simple_map_target; }  connect unmapped_ff {     param documentation = \"Dummy memory\";     param type = \"o\";     param required = true;     is simple_map_target; }  bank mmng {     param register_size = 4;     group range[i < TOTAL_PROTECTED_AREAS] {         register ctrl @ 0x0 + 3 * 4 * i {             field En @ [0:0];             field Rsvd @ [31:1];         }         register ladr @ 0x4 + 3 * 4 * i;         register hadr @ 0x8 + 3 * 4 * i;     } }  port mem_decoder {     implement translator {     method translate(physical_address_t SA, access_t access,                       const map_target_t *default_target) -> (translation_t) {             local translation_t trans;             local bool access_denied = false;             local int i;              if ((access & Sim_Access_Write) != 0) {                 for (i = 0; i < TOTAL_PROTECTED_AREAS; i++) {                     if (mmng.range[i].ctrl.En.val == 1                         && SA >= mmng.range[i].ladr.val                         && SA <= mmng.range[i].hadr.val) {                         access_denied = true;                         log info, 4:                             \"Address 0x%lx hits range %d - 0x%lx:0x%lx\",                             SA, i, mmng.range[i].ladr.val,                             mmng.range[i].hadr.val;                         break;                     }                 }             }             if (access_denied) {                 log info, 4: \"Address 0x%lx access denied\", SA;                 trans.base = SA;                 trans.start = 0x0;                 trans.size = 1;                 trans.target = unmapped_ff.map_target;             } else {                 trans.base = 0x0;                 trans.start = 0x0;                 trans.target = mem_tgt.map_target;             }             return trans;         }     } }<\/code><\/pre>\n
\u0423\u0441\u0442\u0440\u043e\u0439\u0441\u0442\u0432\u043e \u043f\u0440\u0435\u0434\u0441\u0442\u0430\u0432\u043b\u044f\u0435\u0442 \u0441\u043e\u0431\u043e\u0439 \u0442\u0440\u0430\u043d\u0441\u043b\u044f\u0442\u043e\u0440 \u0430\u0434\u0440\u0435\u0441\u043e\u0432, \u043a\u043e\u0442\u043e\u0440\u044b\u0439 \u043c\u044b \u043f\u043e\u0434\u043a\u043b\u044e\u0447\u0438\u043c \u043e\u0434\u043d\u0438\u043c \u00ab\u043a\u043e\u043d\u0446\u043e\u043c\u00bb \u043a \u0441\u043e\u0431\u0441\u0442\u0432\u0435\u043d\u043d\u043e\u043c\u0443 \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u043c\u0443 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u0443 \u0442\u0440\u0430\u043d\u0441\u043b\u044f\u0442\u043e\u0440\u0430, \u0434\u0440\u0443\u0433\u0438\u043c \u043a \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u043c\u0443 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u0443 \u041e\u0417\u0423. \u041f\u043e\u0434\u043a\u043b\u044e\u0447\u0435\u043d\u0438\u0435 \u0431\u0443\u0434\u0435\u043c \u043f\u0440\u043e\u0438\u0437\u0432\u043e\u0434\u0438\u0442\u044c \u0432 \u0442\u043e\u043c \u0436\u0435 \u043c\u043e\u0434\u0443\u043b\u0435 myrisc_comp.py. <\/em>\u042f \u043f\u0440\u0438\u0432\u0435\u0434\u0443 \u0442\u043e\u043b\u044c\u043a\u043e \u0432\u0430\u0436\u043d\u044b\u0439 \u0443\u0447\u0430\u0441\u0442\u043e\u043a \u043a\u043e\u0434\u0430:<\/p>\n
def add_objects(self): ...         unmapped_ff = self.add_pre_obj('unmapped_ff', 'set-memory')         mem_mng = self.add_pre_obj('mem_mng', 'mem_mng') # \"memory controller\"         ram_space = self.add_pre_obj('ram_space', 'memory-space')         mem_image = self.add_pre_obj('mem_image', 'image')         mem_image.size = self.mem_size.val         mem = self.add_pre_obj('ram', 'ram')         mem.image = mem_image         mem_space = self.add_pre_obj('mem_space', 'memory-space')         mem_space.map = [[0, mem, 0, 0, self.mem_size.val]]         mem_mng.mem_tgt = mem_space         mem_mng.unmapped_ff = unmapped_ff         ram_space.default_target = [[mem_mng, 'mem_decoder'], 0, 0, mem_space]         phys_mem.map += [[MPROT_PORTS_ADDR, [mem_mng, \"mmng\"], 0, 0, MPROT_PORTS_SIZE, None, 0, 4],                          [DEF_MMIO_SIZE+DEF_ROM_SIZE, ram_space, 0, 0, self.mem_size.val]<\/code><\/pre>\n
\u0427\u0442\u043e \u044f \u0441\u0434\u0435\u043b\u0430\u043b? \u042f \u0441\u043e\u0437\u0434\u0430\u043b \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u0435 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u043e mem_space<\/em>, \u043a \u043a\u043e\u0442\u043e\u0440\u043e\u043c\u0443 \u043f\u043e\u0434\u043a\u043b\u044e\u0447\u0438\u043b \u043e\u0431\u044a\u0435\u043a\u0442, \u043c\u043e\u0434\u0435\u043b\u0438\u0440\u0443\u044e\u0449\u0438\u0439 \u041e\u0417\u0423 (\u0441\u0442\u0440\u043e\u043a\u0430 mem_space.map=…<\/em>), \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u0435 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u043e ram_space<\/em>, \u0441 \u043f\u043e\u0434\u043a\u043b\u044e\u0447\u0435\u043d\u043d\u044b\u043c \u0442\u0440\u0430\u043d\u0441\u043b\u044f\u0442\u043e\u0440\u043e\u043c \u0430\u0434\u0440\u0435\u0441\u043e\u0432 mem_mng, \u0438 \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u0435 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u043e \u041e\u0417\u0423 (\u043e\u0431\u044a\u0435\u043a\u0442 mem_space<\/em>) \u0432 \u043a\u0430\u0447\u0435\u0441\u0442\u0432\u0435 \u043a\u043e\u043d\u0435\u0447\u043d\u043e\u0433\u043e \u043f\u043e\u043b\u0443\u0447\u0430\u0442\u0435\u043b\u044f \u0430\u0434\u0440\u0435\u0441\u0430. \u041f\u043e\u0441\u043b\u0435 \u0447\u0435\u0433\u043e \u0437\u0430\u043c\u0435\u043d\u0438\u043b \u043f\u043e\u0434\u043a\u043b\u044e\u0447\u0435\u043d\u0438\u0435 \u041e\u0417\u0423 (\u043e\u0431\u044a\u0435\u043a\u0442 mem<\/em>) \u043a \u0444\u0438\u0437\u0438\u0447\u0435\u0441\u043a\u043e\u043c\u0443 \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u043c\u0443 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u0443 \u043d\u0430 \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u0435 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u043e \u0442\u0440\u0430\u043d\u0441\u043b\u044f\u0442\u043e\u0440\u0430 \u0430\u0434\u0440\u0435\u0441\u043e\u0432 (\u043e\u0431\u044a\u0435\u043a\u0442 ram_space<\/em>). \u041f\u043e\u043b\u0443\u0447\u0438\u043b\u0441\u044f \u044d\u0434\u0430\u043a\u0438\u0439 \u00ab\u043f\u0430\u0440\u043e\u0432\u043e\u0437\u0438\u043a\u00bb: phys_mem\u2192ram_space\u2192mem_mng\u2192mem_space\u2192mem. <\/em>\u0411\u043b\u0430\u0433\u043e\u0434\u0430\u0440\u044f \u044d\u0442\u043e\u043c\u0443 \u043c\u044b \u0432\u0441\u0442\u0440\u043e\u0438\u043b\u0438\u0441\u044c \u0432 \u0446\u0435\u043f\u043e\u0447\u043a\u0443 \u043e\u0431\u0440\u0430\u0449\u0435\u043d\u0438\u0439 \u043f\u043e \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u0439 \u0448\u0438\u043d\u0435 \u043c\u0435\u0436\u0434\u0443 \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u043e\u0440\u043e\u043c \u0438 \u041e\u0417\u0423 \u0438 \u043c\u043e\u0436\u0435\u043c \u043a\u043e\u043d\u0442\u0440\u043e\u043b\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u043a \u043a\u0430\u043a\u0438\u043c \u0430\u0434\u0440\u0435\u0441\u0430\u043c \u043c\u043e\u0436\u043d\u043e \u043e\u0431\u0440\u0430\u0449\u0430\u0442\u044c\u0441\u044f, \u0430 \u043a \u043a\u0430\u043a\u0438\u043c \u2014 \u043d\u0435\u0442.<\/p>\n
\u041e\u0442\u0434\u0435\u043b\u044c\u043d\u043e\u0435 \u0432\u043d\u0438\u043c\u0430\u043d\u0438\u0435 \u0441\u043b\u0435\u0434\u0443\u0435\u0442 \u043e\u0431\u0440\u0430\u0442\u0438\u0442\u044c \u043d\u0430 \u0441\u0442\u0440\u043e\u043a\u0443 \u0441\u043e\u0434\u0435\u0440\u0436\u0430\u0449\u0443\u044e \u043a\u043e\u0434: [MPROT_PORTS_ADDR, [mem_mng, «mmng»], 0, 0, MPROT_PORTS_SIZE, None, 0, 4]. <\/em>\u042d\u0442\u043e \u043e\u0434\u043d\u043e \u0438\u0437 \u043a\u043b\u044e\u0447\u0435\u0432\u044b\u0445 \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u0439. \u0414\u0430\u043d\u043d\u044b\u0439 \u043a\u043e\u0434 \u043e\u0442\u0432\u0435\u0447\u0430\u0435\u0442 \u0437\u0430 \u043f\u043e\u0434\u043a\u043b\u044e\u0447\u0435\u043d\u0438\u0435 \u0432 \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u0435 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u043e \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u043e\u0440\u0430 \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u043e\u0432 \u0443\u043f\u0440\u0430\u0432\u043b\u0435\u043d\u0438\u044f \u0437\u0430\u0449\u0438\u0442\u043e\u0439 \u043a\u0430\u043a MMIO.  <\/p>\n
\u0421\u043e\u0431\u0435\u0440\u0435\u043c:<\/p>\n
$> make mem-mng $> make myrisc_comp<\/code><\/pre>\n
\u0417\u0430\u043f\u0443\u0441\u0442\u0438\u043c. \u041f\u043e\u0441\u043c\u043e\u0442\u0440\u0438\u043c, \u043a\u0430\u043a \u0432\u044b\u0433\u043b\u044f\u0434\u0438\u0442 \u0440\u0430\u0441\u043f\u0440\u0435\u0434\u0435\u043b\u0435\u043d\u0438\u0435 \u043f\u0430\u043c\u044f\u0442\u0438:<\/p>\n
simics> controller.phys_mem.map \u250c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2510 \u2502   Base\u2502Object                 \u2502Fn\u2502Offset\u2502  Length\u2502Target\u2502Prio\u2502Align\u2502Swap\u2502 \u251c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2524 \u2502    0x0\u2502controller.mem_mng:mmng\u2502  \u2502   0x0\u2502     0xc\u2502      \u2502   0\u2502    4\u2502    \u2502 \u25020x10000\u2502controller.rom         \u2502  \u2502   0x0\u2502 0x40000\u2502      \u2502   0\u2502     \u2502    \u2502 \u25020x50000\u2502controller.ram_space   \u2502  \u2502   0x0\u25020x400000\u2502      \u2502   0\u2502     \u2502    \u2502 \u2514\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2518<\/code><\/pre>\n
\u0417\u0430\u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u0443\u0435\u043c \u0437\u0430\u0449\u0438\u0442\u0443 \u2014 \u0437\u0430\u0449\u0438\u0442\u0438\u043c \u043e\u0431\u043b\u0430\u0441\u0442\u044c \u041e\u0417\u0423 \u043c\u0435\u0436\u0434\u0443 \u0430\u0434\u0440\u0435\u0441\u0430\u043c\u0438 0x200…0x400 (\u0430\u0431\u0441\u043e\u043b\u044e\u0442\u043d\u044b\u0435 0x50200…0x50400):<\/p>\n
simics> controller.phys_mem.write(0, 0x1000000) simics> controller.phys_mem.write(4, 0x0020000) simics> controller.phys_mem.write(8, 0x0040000)<\/code><\/pre>\n
\u041d\u0430\u0434\u0435\u044e\u0441\u044c, \u0447\u0442\u043e \u00ab\u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u0435\u00bb \u0437\u0430\u0449\u0438\u0442\u044b \u0434\u043e\u0441\u0442\u0430\u0442\u043e\u0447\u043d\u043e \u043f\u0440\u043e\u0437\u0440\u0430\u0447\u043d\u043e. \u041f\u043e\u043f\u0440\u043e\u0431\u0443\u0435\u043c \u00ab\u043f\u0440\u043e\u0431\u0438\u0442\u044c\u00bb:<\/p>\n
simics> log-level 4 New global log level: 4 simics> controller.phys_mem.write(0x50200, 0xFFFFF) [controller.mem_mng.port.mem_decoder info] Address 0x200 hits range 0 - 0x200:0x400 [controller.mem_mng.port.mem_decoder info] Address 0x200 access denied [controller.mem_mng.port.mem_decoder info] Address 0x201 hits range 0 - 0x200:0x400 [controller.mem_mng.port.mem_decoder info] Address 0x201 access denied [controller.mem_mng.port.mem_decoder info] Address 0x202 hits range 0 - 0x200:0x400 [controller.mem_mng.port.mem_decoder info] Address 0x202 access denied [controller.mem_mng.port.mem_decoder info] Address 0x203 hits range 0 - 0x200:0x400 [controller.mem_mng.port.mem_decoder info] Address 0x203 access denied simics> controller.phys_mem.read(0x50200) 0x0 (BE)<\/code><\/pre>\n
\u0418 \u0437\u0430 \u043f\u0440\u0435\u0434\u0435\u043b\u0430\u043c\u0438 \u0434\u0438\u0430\u043f\u0430\u0437\u043e\u043d\u0430 0x50200…0x50400:<\/p>\n
simics> controller.phys_mem.write(0x50404, 0xFFFFF) simics> controller.phys_mem.read(0x50404) 0xfffff (BE)<\/code><\/pre>\n
\u0421\u043c\u043e\u0442\u0440\u0438-\u043a\u0430, \u0440\u0430\u0431\u043e\u0442\u0430\u0435\u0442! \u0422\u043e\u0447\u043d\u043e \u0442\u0430\u043a\u0436\u0435 \u0434\u0435\u0439\u0441\u0442\u0432\u0438\u044f \u043f\u043e \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u043e\u0432\u0430\u043d\u0438\u044e \u0437\u0430\u0449\u0438\u0442\u044b \u0434\u043e\u043b\u0436\u0435\u043d \u0431\u0443\u0434\u0435\u0442 \u0432\u044b\u043f\u043e\u043b\u043d\u0438\u0442\u044c \u043a\u043e\u0434 \u043f\u0440\u043e\u0448\u0438\u0432\u043a\u0438 \u0438\u043b\u0438 \u0441\u0430\u043c\u043e\u0433\u043e \u043c\u043e\u043d\u0438\u0442\u043e\u0440\u0430.<\/p>\n
\u041f\u043e\u043b\u0443\u0447\u0438\u043b\u0441\u044f \u043e\u0441\u044c\u043c\u0438\u043d\u043e\u0436\u0435\u043a<\/h3>\n
\u041d\u0443 \u0432\u043e\u0442, \u0441 \u044d\u0442\u0438\u043c \u0443\u0436\u0435 \u043c\u043e\u0436\u043d\u043e \u043f\u043e\u0438\u0433\u0440\u0430\u0442\u044c. \u041b\u044e\u0431\u043e\u043f\u044b\u0442\u043d\u044b\u0435 \u043c\u043e\u0433\u0443\u0442 \u0437\u0430\u0433\u043b\u044f\u043d\u0443\u0442\u044c \u0432 \u043a\u043e\u0434 simple-risc \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u043e\u0440\u0430, \u0447\u0442\u043e\u0431\u044b \u0432\u044b\u044f\u0441\u043d\u0438\u0442\u044c, \u043a\u0430\u043a\u0438\u0435 \u043a\u043e\u043c\u0430\u043d\u0434\u044b \u043e\u043d \u043f\u043e\u0434\u0434\u0435\u0440\u0436\u0438\u0432\u0430\u0435\u0442. \u041d\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u043d\u0430 \u044d\u0442\u043e\u043c \u0430\u0441\u0441\u0435\u043c\u0431\u043b\u0435\u0440\u0435 \u043f\u0430\u0440\u0443 \u043a\u043e\u043c\u0430\u043d\u0434. \u0412\u0440\u0443\u0447\u043d\u0443\u044e \u0442\u0440\u0430\u043d\u0441\u043b\u0438\u0440\u043e\u0432\u0430\u0442\u044c \u0438\u0445 \u0432 \u0434\u0432\u043e\u0438\u0447\u043d\u044b\u0439 \u0432\u0438\u0434, \u0437\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u0432 \u043d\u0430\u0448\u0435 \u041f\u0417\u0423 \u0438 \u0434\u0430\u0436\u0435 \u0437\u0430\u0441\u0442\u0430\u0432\u0438\u0442\u044c \u043d\u0430\u0448\u0435\u0433\u043e \u043f\u043e\u0434\u043e\u043f\u0435\u0447\u043d\u043e\u0433\u043e \u0432\u044b\u043f\u043e\u043b\u043d\u0438\u0442\u044c \u044d\u0442\u043e\u0442 \u043a\u043e\u0434 \u043f\u0440\u0438 \u0441\u0442\u0430\u0440\u0442\u0435 \u2014 \u0447\u0435\u043c \u044d\u0442\u043e \u0432\u0430\u043c \u043d\u0435 \u043c\u043e\u0434\u0435\u043b\u044c \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u043e\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b? \u0414\u0432\u0430\u0434\u0446\u0430\u0442\u044c \u043b\u0435\u0442 \u043d\u0430\u0437\u0430\u0434 \u0438\u043c\u0435\u043d\u043d\u043e \u0442\u0430\u043a \u0438 \u043f\u043e\u0441\u0442\u0443\u043f\u0430\u043b\u0438, \u0442\u043e\u043b\u044c\u043a\u043e \u0441 \u043f\u0440\u0438\u043c\u0435\u043d\u0435\u043d\u0438\u0435\u043c \u043f\u0430\u044f\u043b\u044c\u043d\u0438\u043a\u0430. \u0412\u044a\u0435\u0434\u043b\u0438\u0432\u044b\u0439 \u0447\u0438\u0442\u0430\u0442\u0435\u043b\u044c \u0443\u043a\u0430\u0436\u0435\u0442 \u043c\u043d\u0435, \u0447\u0442\u043e \u043c\u044b \u043f\u043e\u043b\u0443\u0447\u0438\u043b\u0438 \u00ab\u0432\u0435\u0449\u044c \u0432 \u0441\u0435\u0431\u0435\u00bb \u0438 \u043d\u0430\u0437\u043d\u0430\u0447\u0435\u043d\u0438\u0435 \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u043e\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b \u0431\u044b\u0442\u044c \u00ab\u0432\u0441\u0442\u0440\u043e\u0435\u043d\u043d\u043e\u0439\u00bb \u043a\u0443\u0434\u0430-\u043d\u0438\u0431\u0443\u0434\u044c \u0438 \u043a\u0430\u043a-\u0442\u043e \u0432\u0437\u0430\u0438\u043c\u043e\u0434\u0435\u0439\u0441\u0442\u0432\u043e\u0432\u0430\u0442\u044c \u0441 \u044d\u0442\u0438\u043c \u0447\u0435\u043c-\u043d\u0438\u0431\u0443\u0434\u044c. \u0412\u0430\u0448\u0430 \u043f\u0440\u0430\u0432\u0434\u0430, \u043d\u0430\u043c \u044f\u0432\u043d\u043e \u043d\u0435 \u0445\u0432\u0430\u0442\u0430\u0435\u043c \u0432\u043d\u0435\u0448\u043d\u0438\u0445 \u0438\u043d\u0442\u0435\u0440\u0444\u0435\u0439\u0441\u043e\u0432. \u041d\u043e \u043e\u0431 \u044d\u0442\u043e\u043c \u0432 \u0441\u043b\u0435\u0434\u0443\u044e\u0449\u0435\u0439 \u0441\u0442\u0430\u0442\u044c\u0435.<\/p>\n
P.S.<\/strong> \u042f \u0440\u0430\u0434, \u0447\u0442\u043e \u043a\u0442\u043e-\u0442\u043e \u043d\u0435 \u0442\u043e\u043b\u044c\u043a\u043e \u0447\u0438\u0442\u0430\u0435\u0442, \u043d\u043e \u0438 \u043f\u044b\u0442\u0430\u0435\u0442\u0441\u044f \u043f\u043e\u0439\u0442\u0438 \u0434\u0430\u043b\u044c\u0448\u0435 \u0438 \u0441\u0434\u0435\u043b\u0430\u0442\u044c \u0438\u0437 \u044d\u0442\u043e\u0433\u043e \u043d\u0435\u0447\u0442\u043e \u043f\u043e\u043b\u0435\u0437\u043d\u043e\u0435 \u0434\u043b\u044f \u0441\u0435\u0431\u044f. \u0422\u0430\u043a, \u043e\u0434\u0438\u043d \u0438\u0437 \u0447\u0438\u0442\u0430\u0442\u0435\u043b\u0435\u0439 \u043e\u0431\u0440\u0430\u0442\u0438\u043b \u0432\u043d\u0438\u043c\u0430\u043d\u0438\u0435 \u043d\u0430 \u043e\u0448\u0438\u0431\u043a\u0443, \u0441\u0434\u0435\u043b\u0430\u043d\u043d\u0443\u044e \u043c\u043d\u043e\u0439 \u0432 \u043a\u043e\u0434\u0435 \u0435\u0449\u0435 \u0434\u043b\u044f \u043f\u0435\u0440\u0432\u043e\u0439 \u0441\u0442\u0430\u0442\u044c\u0438. \u041d\u0435 \u0442\u043e, \u0447\u0442\u043e\u0431\u044b \u043e\u043d\u0430 \u043a\u0430\u043a-\u0442\u043e \u043c\u0435\u0448\u0430\u043b\u0430 \u0432\u043e\u0441\u043f\u0440\u0438\u044f\u0442\u0438\u044e, \u043e\u0434\u043d\u0430\u043a\u043e \u0437\u0430\u043f\u0443\u0441\u0442\u0438\u0442\u044c \u0441\u0438\u043c\u0443\u043b\u044f\u0446\u0438\u044e \u043a\u043e\u043c\u0430\u043d\u0434\u043d\u043e\u0439 Simics run <\/em>\u043d\u0435 \u043f\u043e\u043b\u0443\u0447\u0438\u0442\u044c\u0441\u044f \ud83d\ude41 \u041e\u0448\u0438\u0431\u043a\u0430 \u0441\u043e\u0441\u0442\u043e\u0438\u0442 \u0432 \u0442\u043e\u043c, \u0447\u0442\u043e \u044f \u043f\u0440\u0435\u0434\u043f\u043e\u043b\u043e\u0436\u0438\u043b (\u0438 \u043d\u0435 \u043f\u0440\u043e\u0432\u0435\u0440\u0438\u043b), \u0447\u0442\u043e \u043c\u043e\u0434\u0435\u043b\u044c \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u043e\u0440\u0430 sample-risc<\/em> \u0441\u043e\u0434\u0435\u0440\u0436\u0438\u0442 \u0441\u043e\u0431\u0441\u0442\u0432\u0435\u043d\u043d\u044b\u0435 \u0447\u0430\u0441\u044b (\u0442\u0430\u043a\u0442\u043e\u0432\u044b\u0439 \u0433\u0435\u043d\u0435\u0440\u0430\u0442\u043e\u0440), \u0430 \u044d\u0442\u043e \u043d\u0435 \u0442\u0430\u043a. \u041e\u0434\u043d\u0430\u043a\u043e Dmitry L. \u043f\u0440\u0435\u0434\u043b\u043e\u0436\u0438\u043b \u043f\u0440\u043e\u0441\u0442\u043e\u0439 \u043f\u0430\u0442\u0447 (\u043a\u043e\u0442\u043e\u0440\u044b\u0439 \u0443\u0436\u0435 \u0432\u043d\u0435\u0441\u0435\u043d \u0432 \u043a\u043e\u0434 \u043d\u0430 Github-\u0435<\/a>) \u0432 \u0444\u0430\u0439\u043b myrisc_comp.py<\/em>:<\/p>\n
...     def add_objects(self):         clk = self.add_pre_obj ('clk' , 'clock')         clk.freq_mhz = self.freq_mhz.val         cpu_core = self.add_pre_obj('cpu_core', 'sample-risc-core')         cpu_core.queue = clk         ...<\/code><\/pre>\n
\u041e\u043d \u0434\u043e\u0431\u0430\u0432\u043b\u044f\u0435\u0442 \u0432 \u043c\u043e\u0434\u0435\u043b\u044c \u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440\u0430 «\u0442\u0430\u043a\u0442\u043e\u0432\u044b\u0439 \u0433\u0435\u043d\u0435\u0440\u0430\u0442\u043e\u0440» \u0438 \u0440\u0430\u0437\u0440\u0435\u0448\u0430\u0435\u0442 \u0438\u0441\u043f\u043e\u043b\u043d\u044f\u0442\u044c \u0440\u0435\u0430\u043b\u044c\u043d\u044b\u0439 \u043a\u043e\u0434. \u041d\u0430\u043f\u0440\u0438\u043c\u0435\u0440, \u043a\u0430\u043a \u044d\u0442\u043e \u0441\u0434\u0435\u043b\u0430\u043b Dmitry L.:<\/p>\n
simics> controller.phys_mem.write(0x0, 0x60000000) simics> controller.cpu_core.disassemble address = 0 v:0x0000000000000000 p:0x0000000000000000  0x60000000  add r0 + r0 + 0x0 -> r0 simics> controller.cpu_core->pc = 0 simics> controller.cpu_core->r0 = 2 simics> controller.cpu_core->r0 0x2 simics> run 700 simics> controller.cpu_core->r0 0x4<\/code><\/pre>\n
Dmitry, \u0421\u043f\u0430\u0441\u0438\u0431\u043e!<\/p>\n
<\/figcaption><\/figure>\n<\/div>\n<\/div>\n<\/div>\n
<\/div>\n

 \u0441\u0441\u044b\u043b\u043a\u0430 \u043d\u0430 \u043e\u0440\u0438\u0433\u0438\u043d\u0430\u043b \u0441\u0442\u0430\u0442\u044c\u0438  https:\/\/habr.com\/ru\/articles\/585180\/<\/a><\/p>\n","protected":false},"excerpt":{"rendered":"
<\/div>\n
\n
\n
\n
\n
\u0414\u043e\u0431\u0440\u043e \u043f\u043e\u0436\u0430\u043b\u043e\u0432\u0430\u0442\u044c \u043d\u0430 \u043e\u0447\u0435\u0440\u0435\u0434\u043d\u043e\u0439 \u0448\u0430\u0431\u0430\u0448 \u043b\u044e\u0431\u0438\u0442\u0435\u043b\u0435\u0439 \u0438\u0441\u043f\u043e\u0440\u0442\u0438\u0442\u044c \u0441\u0435\u0431\u0435 \u0436\u0438\u0437\u043d\u044c \u0441\u0442\u0440\u0430\u043d\u043d\u044b\u043c \u0445\u043e\u0431\u0431\u0438!  \u0420\u0435\u043f\u043e\u0440\u0442\u0430\u0436 \u0441 \u043f\u0440\u0435\u0434\u044b\u0434\u0443\u0449\u0435\u0439 \u0432\u0435\u0447\u0435\u0440\u0438\u043d\u043a\u0438 \u0432\u044b \u043c\u043e\u0436\u0435\u0442\u0435 \u043d\u0430\u0439\u0442\u0438 \u043f\u043e \u0441\u0441\u044b\u043b\u043a\u0435<\/a>. \u041d\u0430 \u043d\u0435\u0439 \u043c\u044b \u043f\u0440\u0430\u043a\u0442\u0438\u0447\u0435\u0441\u043a\u0438 \u00ab\u0441 \u043d\u0443\u043b\u044f\u00bb \u0441\u043e\u0437\u0434\u0430\u043b\u0438  \u043c\u043e\u0434\u0435\u043b\u044c \u043d\u0430\u0447\u0430\u043b\u044c\u043d\u043e\u0433\u043e \u0443\u0440\u043e\u0432\u043d\u044f \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u043e\u0433\u043e \u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440\u0430 \u043d\u0430 \u0431\u0430\u0437\u0435  RISC-\u043f\u0440\u043e\u0446\u0435\u0441\u0441\u043e\u0440\u0430. \u0421\u0435\u0433\u043e\u0434\u043d\u044f \u043c\u044b \u0441 \u0432\u0430\u043c\u0438 \u0431\u0443\u0434\u0435\u043c \u0434\u043e\u0431\u0430\u0432\u043b\u044f\u0442\u044c  \u0440\u043e\u043c <\/s> ROM \u0438 \u043f\u043e\u043f\u0440\u043e\u0431\u0443\u0435\u043c \u043e\u0431\u0437\u0430\u0432\u0435\u0441\u0442\u0438\u0441\u044c \u0441\u0440\u0430\u0432\u043d\u0438\u0442\u0435\u043b\u044c\u043d\u043e \u043d\u0435\u0441\u043b\u043e\u0436\u043d\u043e\u0439 \u0437\u0430\u0449\u0438\u0442\u043e\u0439 \u043f\u0430\u043c\u044f\u0442\u0438. \u0418 \u043f\u0440\u0430\u0432\u0434\u0430, \u0447\u0442\u043e \u0437\u0430 \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u0430\u044f \u0441\u0438\u0441\u0442\u0435\u043c\u0430 \u0431\u0435\u0437 \u041f\u0417\u0423? \u041f\u0440\u0435\u0436\u0434\u0435 \u0447\u0435\u043c \u043c\u044b \u044d\u0442\u043e \u0441\u0434\u0435\u043b\u0430\u0435\u043c, \u043d\u0435\u043f\u043b\u043e\u0445\u043e \u0431\u044b \u043d\u0430\u0431\u0440\u043e\u0441\u0430\u0442\u044c \u043d\u0435\u043a\u043e\u0442\u043e\u0440\u044b\u0435 \u0434\u0435\u0442\u0430\u043b\u0438 \u043a\u043e\u043d\u0435\u0447\u043d\u043e\u0439 \u0430\u0440\u0445\u0438\u0442\u0435\u043a\u0442\u0443\u0440\u044b \u043d\u0430\u0448\u0435\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b. \u041f\u043e\u0447\u0435\u043c\u0443 \u0441\u0435\u0439\u0447\u0430\u0441? \u041f\u043e\u0442\u043e\u043c\u0443 \u0447\u0442\u043e ROM \u043d\u0443\u0436\u043d\u043e \u0431\u0443\u0434\u0435\u0442 \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u0442\u044c \u043f\u043e \u043a\u0430\u043a\u0438\u043c-\u0442\u043e \u0430\u0434\u0440\u0435\u0441\u0430\u043c, \u043a\u0430\u043a-\u0442\u043e \u043d\u0443\u0436\u043d\u043e \u0431\u0443\u0434\u0435\u0442 \u0443\u043f\u0440\u0430\u0432\u043b\u044f\u0442\u044c \u043b\u043e\u0433\u0438\u043a\u043e\u0439 \u0437\u0430\u0449\u0438\u0442\u044b \u043f\u0430\u043c\u044f\u0442\u0438, \u043e\u0441\u0442\u0430\u0432\u0438\u0442\u044c \u0447\u0442\u043e-\u043d\u0438\u0431\u0443\u0434\u044c \u00ab\u043d\u0430 \u0432\u044b\u0440\u043e\u0441\u0442\u00bb \u0438 \u043f\u0440\u0438 \u044d\u0442\u043e\u043c \u0433\u0434\u0435-\u0442\u043e \u0434\u043e\u043b\u0436\u043d\u043e \u0431\u044b\u0442\u044c \u041e\u0417\u0423. \u0412\u043f\u0440\u043e\u0447\u0435\u043c, \u043e\u043f\u0438\u0441\u0430\u043d\u0438\u0435 \u0431\u0443\u0434\u0435\u0442 \u043d\u0435\u0431\u043e\u043b\u044c\u0448\u0438\u043c \ud83d\ude09<\/p>\n
<\/figcaption><\/figure>\n
                                                                              \u0421\u043d\u0430\u0447\u0430\u043b\u0430 \u0431\u044b\u043b \u043f\u043b\u0430\u043d, \u0442\u0430\u043a \u043f\u043e\u0432\u0435\u043b\u0435\u043b \u0414\u0436\u043e\u0440\u0434\u0430\u043d
                                                                               \u0420\u043e\u0431\u0435\u0440\u0442 \u0425\u0430\u0439\u043d\u043b\u0430\u0439\u043d \u00ab\u041f\u0430\u0441\u044b\u043d\u043a\u0438 \u0412\u0441\u0435\u043b\u0435\u043d\u043d\u043e\u0439\u00bb<\/em><\/p>\n
\u041f\u043b\u0430\u043d<\/h3>\n
\u041d\u0430\u0431\u0440\u043e\u0441\u0430\u0435\u043c, \u0445\u043e\u0442\u044f \u0431\u044b \u043c\u0438\u043d\u0438\u043c\u0430\u043b\u044c\u043d\u043e, \u0430\u0440\u0445\u0438\u0442\u0435\u043a\u0442\u0443\u0440\u0443 \u043d\u0430\u0448\u0435\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b. \u0412 \u0447\u0430\u0441\u0442\u043d\u043e\u0441\u0442\u0438, \u043a\u0430\u0440\u0442\u0443 \u043f\u0430\u043c\u044f\u0442\u0438. \u0427\u0442\u043e\u0431\u044b \u043d\u0435 \u0443\u0441\u043b\u043e\u0436\u043d\u044f\u0442\u044c, \u0432\u043e\u0441\u043f\u043e\u043b\u044c\u0437\u0443\u0435\u043c\u0441\u044f \u0441\u0442\u0430\u043d\u0434\u0430\u0440\u0442\u043d\u044b\u043c MMIO (Memory Mapped Input Output) \u043f\u043e\u0434\u0445\u043e\u0434\u043e\u043c, \u043f\u0440\u0438 \u043a\u043e\u0442\u043e\u0440\u043e\u043c \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u044b \u0438 \u0434\u0440\u0443\u0433\u0438\u0435 \u0440\u0435\u0441\u0443\u0440\u0441\u044b \u0443\u0441\u0442\u0440\u043e\u0439\u0441\u0442\u0432 (\u043d\u0430\u043f\u0440\u0438\u043c\u0435\u0440 FIFO, SRAM) \u0434\u043e\u0441\u0442\u0443\u043f\u043d\u044b \u043f\u043e \u0430\u0434\u0440\u0435\u0441\u0430\u043c \u043e\u0431\u044b\u0447\u043d\u043e\u0439 \u043f\u0430\u043c\u044f\u0442\u0438. \u0421\u043a\u0430\u0436\u0435\u043c, \u0437\u0430 \u044d\u0442\u043e \u0431\u0443\u0434\u0443\u0442 \u043e\u0442\u0432\u0435\u0447\u0430\u0442\u044c \u043f\u0435\u0440\u0432\u044b\u0435 64\u043a\u0431. \u041d\u0430\u0447\u0438\u043d\u0430\u044f \u0441 64\u043a\u0431 \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u043c \u041f\u0417\u0423. \u0420\u0430\u0437\u043c\u0435\u0440 \u041f\u0417\u0423 \u0443\u0441\u0442\u0430\u043d\u043e\u0432\u0438\u043c 256 \u043a\u0438\u043b\u043e\u0431\u0430\u0439\u0442. \u0414\u0430\u043b\u0435\u0435 \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u043c \u041e\u0417\u0423 \u0440\u0430\u0437\u043c\u0435\u0440\u043e\u043c 4\u041c\u0431 \u2013 \u0435\u0433\u043e \u043f\u043e\u0441\u0442\u043e\u044f\u043d\u043d\u043e \u043d\u0435 \u0445\u0432\u0430\u0442\u0430\u0435\u0442, \u0438 \u0442\u0430\u043a \u0435\u0433\u043e \u0431\u0443\u0434\u0435\u0442 \u043f\u0440\u043e\u0449\u0435 \u043d\u0430\u0440\u0430\u0449\u0438\u0432\u0430\u0442\u044c. \u0418\u0442\u043e\u0433\u043e:<\/p>\n
<\/figcaption><\/figure>\n
\u0414\u043e\u0431\u0430\u0432\u043b\u044f\u0435\u043c RoM<\/h3>\n
\u0412\u0435\u0440\u043d\u0435\u043c\u0441\u044f \u043a \u043c\u043e\u0434\u0435\u043b\u0438. \u0418\u0437\u0432\u043b\u0435\u0447\u0435\u043c \u0444\u0430\u0439\u043b \u043a\u043e\u043c\u043f\u043e\u043d\u0435\u043d\u0442\u044b myrisc_comp.py<\/em> \u0438 \u043f\u043e\u0441\u043c\u043e\u0442\u0440\u0438\u043c \u043d\u0430 \u0440\u0435\u0430\u043b\u0438\u0437\u0430\u0446\u0438\u044e \u043f\u043e\u0434\u043a\u043b\u044e\u0447\u0435\u043d\u0438\u044f \u043f\u0430\u043c\u044f\u0442\u0438 (RAM):<\/p>\n
    ...     mem = self.add_pre_obj('ram', 'ram')     mem_image = self.add_pre_obj('mem_image', 'image')     mem_image.size = self.mem_size.val     mem.image = mem_image     phys_mem.map = ...<\/code><\/pre>\n
\u0414\u043e\u0431\u0430\u0432\u0438\u043c ROM \u0438 \u043e\u0441\u0442\u0430\u0432\u0438\u043c MMIO-\u043e\u043a\u043d\u043e:<\/p>\n
DEF_RAM_SIZE = 0x400000 DEF_MMIO_SIZE = 0x10000 DEF_ROM_SIZE = 0x40000 ... rom = self.add_pre_obj('rom', 'rom') rom_image = self.add_pre_obj('rom_image', 'image')  rom_image.size = DEF_ROM_SIZE rom.image = rom_image phys_mem.map = [[DEF_MMIO_SIZE, rom, 0, 0, DEF_ROM_SIZE], [DEF_MMIO_SIZE+DEF_ROM_SIZE, mem, 0, 0, self.mem_size.val] ...<\/code><\/pre>\n
\u041e\u0431\u0440\u0430\u0442\u0438\u0442\u0435 \u0432\u043d\u0438\u043c\u0430\u043d\u0438\u0435: \u043c\u044b \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u043b\u0438 ROM, \u043d\u0430\u0447\u0438\u043d\u0430\u044f \u0441 \u0430\u0434\u0440\u0435\u0441\u0430 0x10000<\/em>, \u043e\u0441\u0442\u0430\u0432\u0438\u0432, \u0442\u0430\u043a\u0438\u043c \u043e\u0431\u0440\u0430\u0437\u043e\u043c, \u0434\u0438\u0430\u043f\u0430\u0437\u043e\u043d \u0430\u0434\u0440\u0435\u0441\u043e\u0432 0x0…0xFFFF<\/em> \u0434\u043b\u044f \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u043e\u0432 \u0432\u0432\u043e\u0434\u0430-\u0432\u044b\u0432\u043e\u0434\u0430.<\/p>\n
\u0421\u043a\u043e\u043c\u043f\u0438\u043b\u0438\u0440\u0443\u0435\u043c \u0438 \u043f\u043e\u0441\u043c\u043e\u0442\u0440\u0438\u043c \u0447\u0442\u043e \u0443 \u043d\u0430\u0441 \u043f\u043e\u043b\u0443\u0447\u0438\u043b\u043e\u0441\u044c. \u0417\u0430\u043f\u0443\u0441\u0442\u0438\u043c Simics \u0438 \u0437\u0430\u0433\u0440\u0443\u0437\u0438\u043c \u043c\u043e\u0434\u0435\u043b\u044c \u0438\u0441\u043f\u043e\u043b\u044c\u0437\u0443\u044f \u043f\u043e\u0434\u0433\u043e\u0442\u043e\u0432\u043b\u0435\u043d\u043d\u044b\u0439 \u0440\u0430\u043d\u0435\u0435 \u0441\u043a\u0440\u0438\u043f\u0442:<\/p>\n
simics> run-command-file \"%simics%\/targets\/myrisc.simics\" Status of controller [class RISC_controller] ============================================  Setup:     Top component : controller      Instantiated : True       System Info :   Attributes:          freq_mhz : 40          mem_size : 4194304  Connections:<\/code><\/pre>\n
\u041f\u043e\u043f\u0440\u043e\u0431\u0443\u0435\u043c \u0437\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u0438 \u043f\u0440\u043e\u0447\u0438\u0442\u0430\u0442\u044c \u043f\u043e \u0430\u0434\u0440\u0435\u0441\u0430\u043c RAM \u0438 ROM:<\/p>\n
simics> output-radix 16 simics> controller.phys_mem.write(0x10002, 0xFFFF) simics> controller.phys_mem.read(0x10002) 0x0 (BE) simics> controller.phys_mem.write(0x50002, 0xFFFF) simics> controller.phys_mem.read(0x50002) 0xffff (BE)<\/code><\/pre>\n
ROM \u0432\u0435\u0434\u0435\u0442 \u0441\u0435\u0431\u044f \u043e\u0436\u0438\u0434\u0430\u0435\u043c\u043e — \u043f\u043e\u043f\u044b\u0442\u043a\u0438 \u0437\u0430\u043f\u0438\u0441\u0438 \u043f\u0440\u043e\u0441\u0442\u043e \u0438\u0433\u043d\u043e\u0440\u0438\u0440\u0443\u044e\u0442\u0441\u044f. \u0418\u0437 \u044d\u0442\u043e\u0433\u043e \u0441\u043b\u0435\u0434\u0443\u0435\u0442, \u0447\u0442\u043e \u043f\u043e \u043c\u0435\u043d\u044c\u0448\u0435\u0439 \u043c\u0435\u0440\u0435, \u0444\u0443\u043d\u043a\u0446\u0438\u043e\u043d\u0430\u043b\u044c\u043d\u043e \u0432\u0441\u0435 \u0437\u0430\u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u0438\u0440\u043e\u0432\u0430\u043d\u043e \u043f\u0440\u0430\u0432\u0438\u043b\u044c\u043d\u043e.<\/p>\n
\u0410 \u043a\u0430\u043a \u0436\u0435 \u0443\u0437\u043d\u0430\u0442\u044c \u043f\u043e \u043a\u0430\u043a\u0438\u043c \u0430\u0434\u0440\u0435\u0441\u0430\u043c \u0447\u0442\u043e \u0440\u0430\u0441\u043f\u043e\u043b\u043e\u0436\u0435\u043d\u043e? \u0412\u043e\u0442 \u0442\u0430\u043a \u2014 \u043e\u0431\u044a\u0435\u043a\u0442 phys_mem<\/em> \u043f\u0440\u0435\u0434\u0441\u0442\u0430\u0432\u043b\u044f\u0435\u0442 \u0441\u043e\u0431\u043e\u0439 \u0430\u0434\u0440\u0435\u0441\u043d\u043e\u0435 \u043f\u0440\u043e\u0441\u0442\u0440\u0430\u043d\u0441\u0442\u0432\u043e \u0438 \u0443 \u043d\u0435\u0433\u043e \u0435\u0441\u0442\u044c \u0441\u0432\u043e\u0439\u0441\u0442\u0432\u043e map<\/em>, \u043a\u043e\u0442\u043e\u0440\u043e\u0435 \u043c\u044b \u043d\u0430\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u043b\u0438 \u0432\u044b\u0448\u0435. \u0427\u0442\u043e \u0438 \u043a\u0430\u043a \u00ab\u043d\u0430\u043c\u0430\u043f\u043b\u0435\u043d\u043e\u00bb \u043c\u043e\u0436\u043d\u043e \u043f\u043e\u0441\u043c\u043e\u0442\u0440\u0435\u0442\u044c \u043e\u0434\u043d\u043e\u0438\u043c\u0435\u043d\u043d\u043e\u0439 \u043a\u043e\u043c\u0430\u043d\u0434\u043e\u0439 \u044d\u0442\u043e\u0433\u043e \u043e\u0431\u044a\u0435\u043a\u0442\u0430:<\/p>\n
simics> controller.phys_mem.map \u250c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2500\u252c\u2500\u2500\u2500\u2500\u2510 \u2502   Base\u2502Object        \u2502Fn\u2502Offset\u2502  Length\u2502Target\u2502Prio\u2502Align\u2502Swap\u2502 \u251c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2500\u253c\u2500\u2500\u2500\u2500\u2524 \u25020x10000\u2502controller.rom\u2502  \u2502   0x0\u2502 0x40000\u2502      \u2502   0\u2502     \u2502    \u2502 \u25020x50000\u2502controller.ram\u2502  \u2502   0x0\u25020x400000\u2502      \u2502   0\u2502     \u2502    \u2502 \u2514\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2500\u2534\u2500\u2500\u2500\u2500\u2518<\/code><\/pre>\n
\u041d\u043e \u043e\u0442\u043b\u0430\u0434\u043a\u0430 \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u043e\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b \u043f\u0440\u0435\u0434\u043f\u043e\u043b\u0430\u0433\u0430\u0435\u0442 \u0440\u0435\u0433\u0443\u043b\u044f\u0440\u043d\u0443\u044e \u043f\u0435\u0440\u0435\u0437\u0430\u043f\u0438\u0441\u044c firmware, \u043a\u0430\u043a \u0447\u0430\u0441\u0442\u044c \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u0430 \u0440\u0430\u0437\u0440\u0430\u0431\u043e\u0442\u043a\u0438. \u0410 \u043a\u0430\u043a \u043d\u0430\u043c \u0437\u0430\u043f\u0438\u0441\u0430\u0442\u044c \u0432 \u043d\u0430\u0448 ROM \u0447\u0442\u043e-\u043d\u0438\u0431\u0443\u0434\u044c \u043f\u043e\u043b\u0435\u0437\u043d\u043e\u0435? \u0412 Simics \u0435\u0441\u0442\u044c \u0437\u0430\u043c\u0435\u0447\u0430\u0442\u0435\u043b\u044c\u043d\u0430\u044f \u0432\u043e\u0437\u043c\u043e\u0436\u043d\u043e\u0441\u0442\u044c — \u0431\u0435\u0437 \u0437\u0430\u0442\u0435\u0439, \u043f\u0440\u044f\u043c\u043e \u00ab\u043f\u043e\u0434\u0433\u0440\u0443\u0437\u0438\u0442\u044c\u00bb \u0434\u0432\u043e\u0438\u0447\u043d\u044b\u0439 \u0444\u0430\u0439\u043b \u043f\u043e \u0437\u0430\u0434\u0430\u043d\u043d\u043e\u043c\u0443 \u0430\u0434\u0440\u0435\u0441\u0443 \u043f\u0430\u043c\u044f\u0442\u0438. \u042f \u043f\u0440\u0438\u0432\u0435\u0434\u0443 \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u044f \u0432 \u0444\u0430\u0439\u043b\u0435 myrisc_comp.py, <\/em>\u0430 <\/em>\u043f\u043e\u043b\u043d\u043e\u0441\u0442\u044c\u044e \u0444\u0430\u0439\u043b\u044b \u043f\u0440\u043e\u0435\u043a\u0442\u0430 \u043c\u043e\u0436\u043d\u043e \u043f\u043e\u0441\u043c\u043e\u0442\u0440\u0435\u0442\u044c \u043d\u0430 Github-\u0435<\/a>:<\/p>\n
DEF_RAM_SIZE = 0x400000 DEF_MMIO_SIZE = 0x10000 DEF_ROM_SIZE = 0x40000  class RISC_controller(StandardConnectorComponent):     \"\"\"Base class for RISC controller.\"\"\"  ...     class firmware(SimpleConfigAttribute('', 's')):         \"\"\"Controller's firmware file to use.\"\"\"         def lookup(self):             if self.val:                 lookup = simics.SIM_lookup_file(self.val)                 if not lookup:                     print('firmware file %s is not found' % self.val)                     return ''                 return lookup             return self.val  ...     class component(StandardComponent.component):         def pre_instantiate(self):             return self._up.pre_instantiate_controller()         def post_instantiate(self):             self._up.post_instantiate_controller()          def pre_instantiate_controller(self):         return True      def post_instantiate_controller(self):         self.load_firmware();  ...     def add_objects(self):         cpu_core = self.add_pre_obj('cpu_core', 'sample-risc-core')         cpu = self.add_pre_obj('cpu', 'sample-risc')         cpu.freq_mhz = self.freq_mhz.val         cpu.current_risc_core = cpu_core         cpu_core.sample_risc = cpu         phys_mem = self.add_pre_obj('phys_mem', 'memory-space')         phys_mem.map = []         cpu_core.physical_memory_space = phys_mem         mem = self.add_pre_obj('ram', 'ram')         mem_image = self.add_pre_obj('mem_image', 'image')         mem_image.size = self.mem_size.val         mem.image = mem_image         phys_mem.map += [[DEF_MMIO_SIZE+DEF_ROM_SIZE, mem, 0, 0, self.mem_size.val]]          # Firmware         rom = self.add_pre_obj('rom', 'rom')         rom_image = self.add_pre_obj('rom_image', 'image')         rom_image.size = DEF_ROM_SIZE         rom.image = rom_image         phys_mem.map += [[DEF_MMIO_SIZE, rom, 0, 0, DEF_ROM_SIZE]]      def load_firmware(self):         if self.firmware.lookup():             # Load the firmware into the ROM area             simics.SIM_load_file(self.get_slot('phys_mem'), self.firmware.val,                                  DEF_MMIO_SIZE, DEF_ROM_SIZE, True) ...<\/code><\/pre>\n
\u0427\u0442\u043e \u043c\u044b \u0432\u0438\u0434\u0438\u043c? \u041f\u0440\u0438 \u0438\u043d\u0441\u0442\u0430\u043d\u0446\u0438\u0430\u0446\u0438\u0438 \u043e\u0431\u044a\u0435\u043a\u0442\u0430 \u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440\u0430 \u0432 \u043f\u0430\u043c\u044f\u0442\u044c \u043f\u043e \u0430\u0434\u0440\u0435\u0441\u0443  DEF_MMIO_SIZE  <\/em>(\u043a\u043e\u0434 \u043c\u0435\u0442\u043e\u0434\u0430 load_firmware<\/em>) \u0437\u0430\u043f\u0438\u0441\u044b\u0432\u0430\u0435\u0442\u0441\u044f \u0441\u043e\u0434\u0435\u0440\u0436\u0438\u043c\u043e\u0435 \u0444\u0430\u0439\u043b\u0430, \u043f\u0435\u0440\u0435\u0434\u0430\u0432\u0430\u0435\u043c\u043e\u0435 \u0432 \u043c\u043e\u0434\u0435\u043b\u044c \u0447\u0435\u0440\u0435\u0437 \u0430\u0442\u0440\u0438\u0431\u0443\u0442 firmware<\/em>. \u0427\u0442\u043e\u0431\u044b \u043d\u0435 \u043f\u0435\u0440\u0435\u0433\u0440\u0443\u0436\u0430\u0442\u044c \u043a\u043e\u0434 \u043f\u0440\u0438\u043c\u0435\u0440\u0430, \u044f \u043e\u0441\u0442\u0430\u0432\u0438\u043b \u00ab\u0437\u0430 \u0431\u043e\u0440\u0442\u043e\u043c\u00bb \u043f\u0440\u043e\u0432\u0435\u0440\u043a\u0443 \u0440\u0430\u0437\u043c\u0435\u0440\u0430 \u0444\u0430\u0439\u043b\u0430 (\u0435\u0441\u043b\u0438 \u043e\u043d \u0431\u0443\u0434\u0435\u0442 \u0431\u043e\u043b\u044c\u0448\u0435, \u0442\u043e \u00ab\u0437\u0430\u043b\u0435\u0437\u0435\u0442\u00bb \u0432 \u0430\u0434\u0440\u0435\u0441\u0430 \u041e\u0417\u0423). \u041a\u0440\u043e\u043c\u0435 \u0442\u043e\u0433\u043e, \u0445\u043e\u0442\u044f \u043c\u044b \u0432 \u043d\u0430\u0441\u0442\u043e\u044f\u0449\u0435\u043c \u043f\u0440\u0438\u043c\u0435\u0440\u0435 \u0437\u0430\u0433\u0440\u0443\u0436\u0430\u0435\u043c \u0434\u0432\u043e\u0438\u0447\u043d\u044b\u0439 \u0444\u0430\u0439\u043b, \u043d\u0438\u043a\u0442\u043e \u043d\u0435 \u043c\u0435\u0448\u0430\u0435\u0442 \u043d\u0430\u043c \u0447\u0438\u0442\u0430\u0442\u044c \u0442\u0435\u043a\u0441\u0442\u043e\u0432\u044b\u0439 \u0448\u0435\u0441\u0442\u043d\u0430\u0434\u0446\u0430\u0442\u0435\u0440\u0438\u0447\u043d\u044b\u0439-\u0434\u0430\u043c\u043f, srec-\u0444\u0430\u0439\u043b \u0438 \u0442.\u00a0\u0434., \u0434\u0430 \u0445\u043e\u0442\u044c \u043d\u0430\u0441\u0442\u043e\u044f\u0449\u0438\u0439 ROM \u043c\u043e\u0436\u043d\u043e \u0441\u0447\u0438\u0442\u044b\u0432\u0430\u0442\u044c \u2014 Python<\/em>-\u0441, \u0433\u043e\u0441\u043f\u043e\u0434\u0430.<\/p>\n
\u041e\u043f\u0435\u0440\u0430\u0446\u0438\u044f \u043f\u043e \u0432\u0436\u0438\u0432\u043b\u0435\u043d\u0438\u044e ROM \u043d\u0435 \u0431\u0443\u0434\u0435\u0442 \u0432\u044b\u0433\u043b\u044f\u0434\u0435\u0442\u044c \u0437\u0430\u0432\u0435\u0440\u0448\u0435\u043d\u043d\u043e\u0439 \u0431\u0435\u0437 \u043d\u0435\u043a\u043e\u0442\u043e\u0440\u044b\u0445 \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u0439 \u0432 \u043d\u0430\u0448\u0435\u043c \u0441\u0442\u0430\u0440\u0442\u043e\u0432\u043e\u043c \u0441\u043a\u0440\u0438\u043f\u0442\u0435, \u0444\u0430\u0439\u043b\u0435 myrisc.simics<\/em>:<\/p>\n
load-module myrisc-comp $controller=(create-RISC-controller name=\"controller\" firmware=\"%simics%\/targets\/risc.bin\") instantiate-components output-radix 16 controller.status<\/code><\/pre>\n
\u041f\u0435\u0440\u0432\u043e\u0435 \u0438\u0437\u043c\u0435\u043d\u0435\u043d\u0438\u0435 \u043a\u0430\u0441\u0430\u0435\u0442\u0441\u044f \u0441\u043e\u0431\u0441\u0442\u0432\u0435\u043d\u043d\u043e ROM, \u0432\u0442\u043e\u0440\u043e\u0435 \u0434\u043e\u0431\u0430\u0432\u043b\u0435\u043d\u043e \u0434\u043b\u044f \u0443\u0434\u043e\u0431\u0441\u0442\u0432\u0430. \u041d\u0435 \u0437\u043d\u0430\u044e, \u043a\u043e\u043c\u0443 \u043a\u0430\u043a, \u043d\u043e \u043c\u043d\u0435 \u043d\u0430\u0434\u043e\u0435\u043b\u043e \u0432\u0432\u043e\u0434\u0438\u0442\u044c \u00aboutput-radix 16\u00bb <\/em>\u0440\u0443\u043a\u0430\u043c\u0438 \ud83d\ude09<\/p>\n
\u0412\u0440\u0435\u043c\u044f \u043f\u0440\u043e\u0432\u0435\u0440\u0438\u0442\u044c, \u043a\u0430\u043a \u044d\u0442\u043e \u0432\u0441\u0435 \u0432\u0437\u043b\u0435\u0442\u0430\u0435\u0442\u2026 \u0421\u0435\u043a\u0443\u043d\u0434\u0443, \u0443 \u043d\u0430\u0441 \u043d\u0435\u0442 \u043f\u043e\u043a\u0430 \u0444\u0430\u0439\u043b firmware! \u041d\u0435 \u0431\u0435\u0434\u0430: \u043f\u043e\u043a\u0430 \u043c\u044b \u043d\u0435 \u0437\u0430\u043f\u0443\u0441\u043a\u0430\u0435\u043c \u0440\u0435\u0430\u043b\u044c\u043d\u044b\u0435 \u043f\u0440\u043e\u0433\u0440\u0430\u043c\u043c\u044b \u0434\u043b\u044f \u043d\u0430\u0448\u0438\u0445 \u0446\u0435\u043b\u0435\u0439 \u0432\u043f\u043e\u043b\u043d\u0435 \u0445\u0432\u0430\u0442\u0438\u0442 \u0444\u0430\u0439\u043b\u0430, \u0437\u0430\u043f\u043e\u043b\u043d\u0435\u043d\u043d\u043e\u0433\u043e \u043f\u0440\u043e\u0438\u0437\u0432\u043e\u043b\u044c\u043d\u044b\u043c\u0438 \u0434\u0430\u043d\u043d\u044b\u043c\u0438. \u0421\u043e\u0437\u0434\u0430\u0434\u0438\u043c \u0444\u0430\u0439\u043b risc.bin<\/em> \u0432 \u043a\u0430\u0442\u0430\u043b\u043e\u0433\u0435 targets<\/em> \u043d\u0430\u0448\u0435\u0433\u043e \u0434\u0435\u0440\u0435\u0432\u0430 \u043f\u0440\u043e\u0435\u043a\u0442\u0430:<\/p>\n
$> head -c 256k <\/dev\/urandom >risc.bin<\/code><\/pre>\n
\u0417\u0430\u043f\u0443\u0441\u0442\u0438\u043c \u0441\u0438\u043c\u0443\u043b\u044f\u0446\u0438\u044e \u0438 \u043f\u0440\u043e\u0447\u0438\u0442\u0430\u0435\u043c \u0441\u043e\u0434\u0435\u0440\u0436\u0438\u043c\u043e\u0435 \u041f\u0417\u0423 \u043f\u043e \u0435\u0433\u043e \u043d\u0430\u0447\u0430\u043b\u044c\u043d\u043e\u043c\u0443 \u0430\u0434\u0440\u0435\u0441\u0443:<\/p>\n
simics> run-command-file \"%simics%\/targets\/myrisc.simics\" \u2026 simics> controller.phys_mem.examine-memory 0x10000 size=32 p:0x00010000  b225 241c a820 f6dd 55e2 977c bc24 1979  .%$.. ..U..|.$.y p:0x00010010  4f01 1bb8 30ac b077 00b2 55be 9b28 b3a1  O...0..w..U..(..<\/code><\/pre>\n
\u0423\u0436\u0435 \u043d\u0435 0, \u044d\u0442\u043e \u0440\u0430\u0434\u0443\u0435\u0442. \u0415\u0441\u043b\u0438 \u0436\u0435 \u0437\u0430\u0433\u043b\u044f\u043d\u0443\u0442\u044c \u0432 \u0441\u0433\u0435\u043d\u0435\u0440\u0438\u0440\u043e\u0432\u0430\u043d\u043d\u044b\u0439 \u0444\u0430\u0439\u043b, \u0442\u043e \u044d\u0442\u043e \u043a\u0430\u043a \u0440\u0430\u0437 \u0442\u0435 \u0434\u0430\u043d\u043d\u044b\u0435, \u043a\u043e\u0442\u043e\u0440\u044b\u0435 \u0442\u0430\u043c \u043b\u0435\u0436\u0430\u0442, \u0442\u043e\u043b\u044c\u043a\u043e \u043f\u043e\u0440\u044f\u0434\u043e\u043a \u0431\u0430\u0439\u0442 \u0440\u0430\u0437\u043b\u0438\u0447\u0430\u0435\u0442\u0441\u044f. \u041e\u043d\u043e \u0438 \u043f\u0440\u0430\u0432\u0438\u043b\u044c\u043d\u043e, \u0445\u043e\u0441\u0442 \u0441\u0438\u0441\u0442\u0435\u043c\u0430 \u043d\u0430 \u043f\u0440\u043e\u0446\u0435\u0441\u0441\u043e\u0440\u0435 Intel, \u0430 \u0441\u0438\u043c\u0443\u043b\u0438\u0440\u0443\u0435\u043c \u043c\u044b RISC big-endian:<\/p>\n
$> hexdump risc.bin -n 32 0000000 25b2 1c24 20a8 ddf6 e255 7c97 24bc 7919 0000010 014f b81b ac30 77b0 b200 be55 289b a1b3<\/code><\/pre>\n
\u0412\u043e\u0442 \u0442\u0430\u043a, \u0434\u043e\u0441\u0442\u0430\u0442\u043e\u0447\u043d\u043e \u0440\u0443\u0442\u0438\u043d\u043d\u043e, \u043c\u043e\u0436\u043d\u043e \u0437\u0430\u0441\u0442\u0430\u0432\u0438\u0442\u044c \u043d\u0430\u0448 \u0432\u0441\u0442\u0440\u0430\u0438\u0432\u0430\u0435\u043c\u044b\u0439 \u043a\u043e\u043d\u0442\u0440\u043e\u043b\u043b\u0435\u0440 \u043e\u0431\u0437\u0430\u0432\u0435\u0441\u0442\u0438\u0441\u044c \u043f\u0440\u043e\u0448\u0438\u0432\u043a\u043e\u0439.<\/p>\n
\u0414\u0430\u0436\u0435 \u0441\u0430\u043c\u043e\u043c\u0443 \u0441\u043c\u0435\u043b\u043e\u043c\u0443 \u041e\u0417\u0423 \u043d\u0443\u0436\u043d\u0430 \u0437\u0430\u0449\u0438\u0442\u0430<\/h3>\n
\u0414\u0430\u0436\u0435 \u0432 \u043d\u0435\u0431\u043e\u043b\u044c\u0448\u043e\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u0435 \u0443 \u043d\u0430\u0441 \u043c\u043e\u0436\u0435\u0442 \u043f\u0440\u0438\u0441\u0443\u0442\u0441\u0442\u0432\u043e\u0432\u0430\u0442\u044c \u043a\u0430\u043a\u043e\u0439-\u043b\u0438\u0431\u043e \u043c\u043e\u043d\u0438\u0442\u043e\u0440, \u0433\u0438\u043f\u0435\u0440\u0432\u0438\u0437\u043e\u0440 \u0438\u043b\u0438 \u0436\u0435 \u0434\u0440\u0443\u0433\u043e\u0435 \u044f\u0434\u0440\u043e, \u043a\u043e\u0442\u043e\u0440\u043e\u0435 \u0443\u043f\u0440\u0430\u0432\u043b\u044f\u0435\u0442 \u0437\u0430\u0433\u0440\u0443\u0437\u043a\u043e\u0439, \u0434\u0438\u0441\u043f\u0435\u0442\u0447\u0435\u0440\u0438\u0437\u0430\u0446\u0438\u0435\u0439, \u043f\u0440\u0435\u0434\u043e\u0441\u0442\u0430\u0432\u043b\u044f\u0435\u0442 API, \u0432 \u043e\u0431\u0449\u0435\u043c, \u0438\u0433\u0440\u0430\u0435\u0442 \u0440\u043e\u043b\u044c \u043e\u043f\u0435\u0440\u0430\u0446\u0438\u043e\u043d\u043d\u043e\u0439 \u0441\u0438\u0441\u0442\u0435\u043c\u044b. \u0418 \u0434\u043b\u044f \u043d\u0430\u0434\u0435\u0436\u043d\u043e\u0439 \u0440\u0430\u0431\u043e\u0442\u044b \u044d\u0442\u043e\u0433\u043e \u043a\u043e\u0434\u0430, \u043d\u0435\u043f\u043b\u043e\u0445\u043e \u0431\u044b\u043b\u043e \u0431\u044b \u043a\u0430\u043a-\u0442\u043e \u0437\u0430\u0449\u0438\u0442\u0438\u0442\u044c \u0435\u0433\u043e \u0441\u0442\u0440\u0443\u043a\u0442\u0443\u0440\u044b \u0434\u0430\u043d\u043d\u044b\u0445 \u0432 \u041e\u0417\u0423. \u0414\u043e\u0431\u0430\u0432\u0438\u043c \u043f\u0440\u0438\u043c\u0438\u0442\u0438\u0432\u043d\u0443\u044e \u0437\u0430\u0449\u0438\u0442\u0443 \u043f\u0430\u043c\u044f\u0442\u0438. \u0417\u0430\u0449\u0438\u0449\u0430\u0442\u044c \u0431\u0443\u0434\u0435\u043c \u0434\u0432\u0430 \u0440\u0435\u0433\u0438\u043e\u043d\u0430  \u043d\u0430\u043f\u0440\u0438\u043c\u0435\u0440, \u0447\u0430\u0441\u0442\u044c MMIO-\u043e\u0431\u043b\u0430\u0441\u0442\u0438 \u0438 \u043e\u0431\u043b\u0430\u0441\u0442\u044c \u0441\u043e \u0441\u0442\u0440\u0443\u043a\u0442\u0443\u0440\u0430\u043c\u0438 \u0434\u0430\u043d\u043d\u044b\u0445 \u043c\u043e\u043d\u0438\u0442\u043e\u0440\u0430. \u0414\u043b\u044f \u044d\u0442\u043e\u0433\u043e \u043d\u0430\u043c \u043f\u043e\u043d\u0430\u0434\u043e\u0431\u0438\u0442\u0441\u044f \u043f\u043e \u043f\u0430\u0440\u0435 \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u043e\u0432 \u0434\u043b\u044f \u043e\u043f\u0440\u0435\u0434\u0435\u043b\u0435\u043d\u0438\u044f \u043a\u0430\u0436\u0434\u043e\u0433\u043e \u0437\u0430\u0449\u0438\u0449\u0430\u0435\u043c\u043e\u0433\u043e \u0440\u0435\u0433\u0438\u043e\u043d\u0430 \u0438 \u043f\u043e \u0440\u0435\u0433\u0438\u0441\u0442\u0440\u0443 \u0434\u043b\u044f \u0443\u043f\u0440\u0430\u0432\u043b\u0435\u043d\u0438\u044f.  <\/p>\n
\u0412 \u043a\u0430\u0442\u0430\u043b\u043e\u0433\u0435 modules<\/em> \u0434\u0435\u0440\u0435\u0432\u0430 Simics \u0441\u043e\u0437\u0434\u0430\u0434\u0438\u043c \u043f\u0430\u043f\u043a\u0443 mem-mng<\/em> \u0438 \u0432 \u043d\u0435\u0439 \u0444\u0430\u0439\u043b\u044b \u2014 Makefile<\/em>, module_load.my <\/em>\u0438 mem-mng.dml. <\/em> <\/p>\n
Makefile:<\/em><\/p>\n
#                                                              -*- Makefile -*- # Simics module makefile # MODULE_CLASSES = mem_mng SRC_FILES = mem-mng.dml PYTHON_FILES = module_load.py SIMICS_API := 6 THREAD_SAFE:= yes include $(MODULE_MAKEFILE)<\/code><\/pre>\n
\u0424\u0430\u0439\u043b module_load.my <\/em>\u043f\u0440\u0430\u043a\u0442\u0438\u0447\u0435\u0441\u043a\u0438 \u043f\u0443\u0441\u0442\u043e\u0439. \u0412 \u0434\u0430\u043b\u044c\u043d\u0435\u0439\u0448\u0435\u043c, \u0432 \u043d\u0435\u043c \u043c\u043e\u0436\u043d\u043e \u0431\u0443\u0434\u0435\u0442 \u0440\u0430\u0437\u043c\u0435\u0441\u0442\u0438\u0442\u044c \u0440\u0430\u0437\u043b\u0438\u0447\u043d\u044b\u0435 \u0434\u043e\u043f\u043e\u043b\u043d\u0438\u0442\u0435\u043b\u044c\u043d\u044b\u0435 \u043a\u043e\u043c\u0430\u043d\u0434\u044b, \u0441\u0432\u044f\u0437\u0430\u043d\u043d\u044b\u0435 \u0441 \u0443\u043f\u0440\u0430\u0432\u043b\u0435\u043d\u0438\u0435\u043c \u043f\u0430\u043c\u044f\u0442\u044c\u044e:<\/em><\/p>\n
# device_name = \"mem_mng\"<\/code><\/pre>\n
\u041d\u0443 \u0438 \u0441\u0430\u043c\u044b\u0439 \u0438\u043d\u0442\u0435\u0440\u0435\u0441\u043d\u044b\u0439 \u0444\u0430\u0439\u043b mem-mng.dml \u2014 <\/em>\u0441\u043e\u0431\u0441\u0442\u0432\u0435\u043d\u043d\u043e \u043c\u043e\u0434\u0435\u043b\u044c \u0443\u0441\u0442\u0440\u043e\u0439\u0441\u0442\u0432\u0430 \u0443\u043f\u0440\u0430\u0432\u043b\u0435\u043d\u0438\u044f \u0437\u0430\u0449\u0438\u0442\u043e\u0439 \u043f\u0430\u043c\u044f\u0442\u0438:<\/p>\n
dml 1.4;  device mem_mng;  import \"simics\/devs\/translator.dml\"; import \"simics\/devs\/memory-space.dml\";  param TOTAL_PROTECTED_AREAS = 2;  template simple_map_target {     is connect;     session const map_target_t *map_target;      method set(conf_object_t *obj) {         default(obj);         map_target = SIM_new_map_target(this.obj, NULL, NULL);     } }<\/code><\/pre>\n<\/div>\n<\/div>\n<\/div>\n<\/div>\n","protected":false},"author":1,"featured_media":0,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":{"footnotes":""},"categories":[],"tags":[],"class_list":["post-399920","post","type-post","status-publish","format-standard","hentry"],"_links":{"self":[{"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/posts\/399920","targetHints":{"allow":["GET"]}}],"collection":[{"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=%2Fwp%2Fv2%2Fcomments&post=399920"}],"version-history":[{"count":0,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=\/wp\/v2\/posts\/399920\/revisions"}],"wp:attachment":[{"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=%2Fwp%2Fv2%2Fmedia&parent=399920"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=%2Fwp%2Fv2%2Fcategories&post=399920"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/savepearlharbor.com\/index.php?rest_route=%2Fwp%2Fv2%2Ftags&post=399920"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}