Из обучения школьников цифре на макетке нужно выкинуть все резисторы и вставить микросхемы с FIFO

Раз уж я начал учить школьников как собирать на макетной плате цифровые схемы (в рамках подготовки демонстраций к мероприятию торговой палаты города Маунтин-Вью, Калифорния), то возникла необходимость написать для них инструкции. У меня тут же ожидаемо спросили, почему мне не подходят существующие инструкции от Make и других источников. Объясняю:

1. Все эти туториалы последние 55 лет переписывают друг от друга как использовать: 1) резисторы при светодиодах и 2) подтягивающие резисторы. У меня этого нет, потому что я использую LED толерантные к пяти вольтам, кнопки со встроенными подтягивающими резисторами, а также блок питания от USB которые генерит стабильные 5V вместо 9-вольтовой батарейки «Крона». То есть я удалил как кучу лишних резисторов на плате, так и необходимость объяснять законы Ома и Кирхгофа.

2. Эти туториалы часто описывают как строить генератор тактового сигнала из микросхемы 555, конденсатоов и резисторов. У меня этого нет, посколько я используют уже собранные генераторы тактового сигнала с AlExpress. Сборка такого блока самому не дает ничего полезного для обучения цифровому проектированию по направлении к микроархитектуре.

3. В мейкерских туториалах есть куча вещей, которые никогда не возникают в работе проектировщика современного чипа (JK-триггеры, SR-защелки), но нет того, что используется ежедневно (FIFO — микросхема CMOS 40105, приоритетный энкодер — CMOS 4532 итд).

Я понимаю, что многие преподаватели кружков любят показывать SR-защелку на двух NAND-логических элементах, но если честно, она не возникает в реальной работе современного разработчика микросхем (RTL — register-transfer-level) designer вообще никогда. Для введения элементов состояния лучше сразу переходить к D-триггеру, который используется в 99.99% случаях на современной работе. Остальным 0.01% случаем является D-защелка , которая используется в основном для clock gater в контексте экономии динамического энергопотребления, это для обучения детей неактуально.

Все эти туториалы нужно для 21 века переделать, а не копировать с минимальными изменениями туториалы начала 1970-х. И вообще через три дня схемы из Tronix детям надоедают и их нужно переводить на SystemVerilog и FPGA. И потом на ASIC, LibreLane и TinyTapeout, чтобы сделать свои чипы на фабрике.

Короче вот первые четыре страницы моего туториала в виде шпаргалок к моим занятиям, а также фотки с последней сессии. Следущая сессия будет в воскресенье 12 июля, с 11 am до 2 pm в Hacker Dojo, 855 Maude Ave, Mountain View.

Вообще на микросхемах малой степени интеграции можно делать не только бегающие огоньки, но и менее банальные вещи, которые тут же узнает любой проектировщик современных чипов, например арифметический конвейер с FIFO с помощью микросхем CMOS 40181 (ALU) и CMOS 40105 (FIFO).

Или скажем демонстрацию работы последовательностной логики с помощью побитового сумматора CMOS 4032 с сериализацией данных слагаемых с помощью сдвиговых регистров CMOS 4014 и десериализацией результата с помощью 4015. Такой сумматор бесконечных чисел можно сравнить с каскадным комбинационным сумматором из CMOS 4008.

Или вещи попроще — приоритетный энкодер на CMOS 4532, такое нужно для арбитров внутри систем на кристалле в чем угодно — от смартфонов до космоаппаратов. То что оно на 20 микрон (20 тысяч нанометров) а не на 2 нанометра, его функциональной природы не меняет.

Вот какой компонент есть в серии микросхем малой степени интеграции:

Если скобинировать его с сумматором CMOS 4008 или ALU CMOS 40181, то получится конструкция с контролем потока данных и возможностью ожидания недостающего аргумента формулы:

Я давал задание во время интервью построить такую конструкцию на верилоге студентам разнообразных американских вузов (Стенфорда, Университета Южной Калифорнии, Портлендсокого Государственного Университета, Университета Южной Каролины и других) и хм, как бы это сказать политкорректно, результаты варьировались.

См. мои заметки «FIFO для самых маленьких (вместе с вопросами на интервью)» и «Что делать, когда выпускник топ-10 мирового вуза не может спроектировать блок сложения A+B«.